開源硬件3.0時代降臨

根據開源硬件這十幾年的發展，我認爲可以劃分爲三個階段，這三個階段沒有明確的時間分割，更多的是從技術上分割，首先是開源硬件1.0階段，特點是鬆散、碎片式開源，沒有形成規模效應，影響力不足，代表項目就是OpenRISC、OpenSpark、LEON，以及opencores上的一系列IP，其走向兩個極端，要麼是非常優秀的公司設計發佈，比如OpenSpark，但是非常複雜，難於理解，曲高和寡，要麼是由自發的民間組織設計發佈，比如OpenRISC，項目進度難以保證，代碼更新速度緩慢，且缺少產品驗證。第二階段是開源硬件2.0階段，特點是通過設計低廉的開發平臺，並且將相關PCB設計資料開源，吸引大量人員在其上進行開發、應用，從而形成規模效應，也正是這一階段，使得開源硬件的理念爲大家廣爲接受，代表項目就是Arduino、樹莓派等。第三個階段就是開源硬件3.0階段，特點是系統性、整體性開源，且有明確的組織、目標、路線圖，代表項目就是開源指令集RISC-V，以及圍繞RISC-V的一系列開源項目。RISC-V是加州大學伯克利分校設計併發布的一種開源指令集架構，其目標是成爲指令集架構領域的Linux，應用覆蓋IoT（Internet of Things）設備、桌面計算機、高性能計算機等衆多領域。RISC-V自2014年正式發佈以來，受到了包括谷歌、IBM、Oracle等在內的衆多企業以及包括劍橋大學、蘇黎世聯邦理工大學、印度理工學院、中國科學院在內的衆多知名學府與研究機構的關注和參與，圍繞RISC-V的生態環境逐漸完善，並涌現了衆多開源處理器及SoC採用RISC-V架構，這些處理器既有標量處理器，也有超標量處理器，既有單核處理器，也有多核處理器。2016年11月29日至30日，在美國加州召開了開源處理器架構RISC-V的第5次研討會，會議明確了RISC-V基金會下的市場委員會、技術委員會，以及其中的工作組和工作計劃，參加會議人員來自107家企業和29所高校，在會議報告中，RISC-V研究人員創立的SiFive公司介紹了其即將大規模生產的基於RISC-V的開源處理器SiFive E31以及基於該處理器的片上系統Freedom E310，後者的RTL代碼完全開源，此外，SiFive還爲該SoC設計了一款開源平臺HiFive，HiFive具有與Arduino兼容的特性。上述事件是RISC-V走向市場、爲更多開發者瞭解的重要一步，也表明了RISC-V體系相關生態建設的初步完善。從這裏也可以發現開源硬件3.0階段既具有1.0階段的處理器級的深度開源，也具有2.0階段的規模優勢。由此帶來系統從處理器到操作系統的全面開源，這一點在物聯網時代最大的優勢就是有利於用戶結合實際應用快速定製硬件平臺以及系統深度調優，從而滿足物聯網環境的特殊要求。