多層次存儲器

1. 存儲器的概念

1.1存儲器的分類

存儲器是計算機系統中的記憶設備，用來存放程序和數據。構成存儲器的存儲介質,目前主要採用半導體器件和磁性材料。存儲器中最小的存儲單位就是一個雙穩態半導體電路或一個CMOS晶體管或磁性材料的存儲元,它可存儲一個二進制代碼。由若干個存儲元組成一個存儲單元，然後再由許多存儲單元按一定規則組成一個存儲體。
存儲元:存儲一位二進制信息的存儲元件。
存儲單元:主存中最小可編址的單位,是CPU對主存可訪問操作的最小單位。
根據存儲材料的性能及使用方法不同,存儲器有各種不同的分類方法。
1).按存儲介質分類
◆半導體存儲器:用半導體器件組成的存儲器。
◆磁表面存儲器:用磁性材料做成的存儲器。
2).按存儲方式分類
◆隨機存儲器:任何存儲單元的內容都能被隨機存取,且存取時間和存儲單元的物理位置無關。
◆順序存儲器:只能按某種順序來串行存取,存取時間和存儲單元的物理位置有關。
3).按存儲器的讀寫功能分類
◆只讀存儲器(ROM):存儲的內容是固定不變的,只能讀出而不能寫入的半導體存儲器。
◆隨機讀寫存儲器(RAMD:既能讀出又能寫入的半導體存儲器。
4).按信息的可保存性分類
◆非永久記憶的存儲器:斷電後信息即消失的存儲器。如：半導體存儲器（易失性存儲器）
◆永久記憶性存儲器:斷電後仍能保存信息的存儲器。如：磁性存儲器,一般作外存使用，ROM也是特殊的這類存儲器(非易失性存儲器)
5).按在計算機系統中的作用分類根據存儲器在計算機系統中所起的作用可分爲主存儲器、輔助存儲器、高速緩衝存儲器、控制存儲器等。

1.2存儲器的分級結構

我們對存儲器的要求往往是容量大、速度快、價格低，但是一個存儲器中要同時兼顧這些是很困難的，爲了解決這方面的矛盾，目前在計算機系統中，通常採用多級存儲器體系結構。即使用高速緩衝存儲器（cache）、主存儲器和外存儲器。

名稱	簡稱	位置	用途	特點
高速緩衝存儲器（寄存器）	Cache	CPU內部	高速存取指令和數據	存取速度快，存取容量小
主存儲器	主存	主板內部	存放計算機運行期間的大量程序和數據	存取速度快，存取容量不大
外存儲器	外存	主板外部或離線	存放系統程序個大型數據文件及數據庫	存儲容量大成本低

1.3主存儲器的性能指標

1.主存儲器的性能指標主要有存儲容量、存取時間、存儲週期和存儲器寬帶。
2.字存儲單元：即存放一個機械字的存儲單元，相應的地址稱爲字地址。一個機器字可以包含數個字節，所以一個字存儲單元也可以包含數個能夠單獨編址的字節地址。
3.主存儲器的幾項主要的技術指標
- 存儲容量：在一個存儲器中可以容納的存儲單元總數
  體現存儲空間的大小單位：字數，字節數
- 存取時間：啓動到完成一次存儲器操作所經歷的時間
  體現主存的速度單位：ns
- 存儲週期：連續啓動兩次操作所需要間隔的最小時間
  體現主存速度單位：ns
- 存儲器寬帶：單位時間裏存儲器所存儲的信息量
  體現數據傳輸速率技術指標單位：位/秒，字節/秒

2. RAM存儲器

目前廣泛使用的內部存儲器是半導體存儲器,根據存儲信息的原理不同,可將半導體存儲器分爲:
◆靜態MOS存儲器(SRAM)
◆動態MOS存儲器(DRAM)
半導體存儲器的優缺點
優點:存儲速度快,存儲體積小,可靠性高
缺點:斷電時,讀寫存儲器不能保存信息

2.1 SRAM存儲器：

1.基本存儲元

SRAM中,用一個鎖存器(觸發器)作爲存儲元。
只要直流供電電源一直加在這個記憶電路上,它就無限期地保持記憶的1狀態或0狀態。如果電源斷電,那麼存儲的數據(1或0)就會丟失。
2.基本的SRAM邏輯結構

存儲體(256×128×8)
●通常把各個字的同一個字的同一位集成在一個芯片(32K×1)中,32K位排成256×128的矩陣。
8個片子就可以構成32KB。
●地址譯碼器
採用雙譯碼的方式(減少選擇線的數目)
A0~ A7爲行地址譯碼線°A8~A14爲列地址譯碼線
讀與寫的互鎖邏輯：

控制信號中CS是片選信號CS有效時(低電平),門G1、G2均被打開。OE爲讀出使能信號,OE有效時(低電平),門G2開啓,當寫命令WE=1時(高電平),門G1關閉,存儲器進行讀操作。寫操作時,WE=0,門G1開啓,門G2關閉。注意,門G1和G2是互鎖的個開啓時另一個必定關閉,這樣保證了讀時不寫,寫時不讀。

3.讀/寫週期波形圖

例題：

2.2 DRAM存儲器

DRAM存儲位元的記憶原理
DRAM存儲器的存儲位元是由一個MOS晶體管和電容器組成的記憶電路,其MOS管作爲開關使用,而所存儲的信息1或0則是有電容器上的電荷量來體現,即當電容器充滿電荷時表示存儲1,當電容器放完電沒有電荷時,表示存儲0.
三態門簡介：
(1)三態電路是一種重要的總線接口電路;其最重要的應用是構成計算機系統中的總線接收器和發送器。
(2)這裏的三態,是指它的輸出既可以是一般二值邏
輯電路的正常的“o”狀態和“1”狀態,又可以保持特
有的高阻抗狀態——第三態。處丁高阻抗狀態時其輸出相當於斷開狀態,沒有任何邏輯控制功能
(3)三態電路的輸出邏輯狀態的控制,是通過一個輸入引腳G實現的。當G爲高電平輸入時,三態電路呈現正常的“0”或“1”的輸出;當G爲低電平
輸入時,三態電路給出高阻態輸出。(如下頁的圖b所示)
MOS管簡介
MOS管是一種由金屬、氧化物和半導體組成的場效應管,其符號下圖所示,其中G爲柵極,爲源極,D爲漏極。當W(連接柵極)爲高電位
時,MOs管導通,R點(連接漏極D)與VCC
(連接源極S)同電位。
一個DRAM存儲元的寫、讀、刷新操作“
3.2 下圖爲1M×4位DRAM芯片管腳圖，邏輯結構圖
3.讀/寫週期、刷新週期
1、讀/寫週期
讀週期、寫週期的定義是從行選通信號RAS下降沿開始,到下一個RAS信號的下降沿爲止的時間,也就是連續兩個讀週期的時間間隔。通常爲控制方便,讀週期和寫週期時間相等。

2、刷新週期
- 刷新週期:DRAM存儲位元是基於電容器上的電荷量存儲,這個電荷量隨着時間和溫度而減少,因此必須定期地刷新,以保持它原來記憶的正確信息。
- 刷新操作有兩種刷新方式
  ●集中式刷新:DRAM的所有行在每一個刷新週期中都被刷新。
  例如刷新週期爲8ms的內存來說,所有行的集中式刷新必須每隔8ms進行一次。爲此將8ms時間分爲兩部分:前一段時間進行正常的讀/寫操作,後一段時間(8ms至正常讀寫週期時間)做爲集中刷新操作時間。
  ●分散式刷新:每一行的刷新插入到正常的讀/寫週期之中。
  例如上圖1M×4位DRAM芯片圖所示，有1024行,如果刷新週期爲8ms,則每一行必須每隔8ms÷1024=78us進行一次。
4.存儲器容量的擴充
1、字長位數擴展
給定的芯片字長位數較短,不滿足設計要求的存儲器字長,此時需要用多片給定芯片擴展字長位數。三組信號線中,地址線和控制線公用而數據線單獨分開連接。所需芯片數計算公式爲:
d=設計要求的存儲器容量/選擇芯片存儲器容量
例題：利用M×4位的SRAM芯片,設計一個存儲容量爲1M×8位的SRAM存儲器
解：
所需芯片數量=1M×8/1MX4=2(片)，
設計的存儲器字長爲8位,存儲器容量不變連接的三組信號線與例相似,即地址線、控制線公用,數據線分高4位、低4位,但數據線是雙向的,與SRAM芯片的I/0端相連接。

2、字存儲容量擴展
給定的芯片存儲容量較小(字數少),不滿足設計要求的總存儲容量,此時需要用多片給定芯片來擴展字數。三組信號組中給定芯片的地址總線和數據總線公用,控制總線中R/W公用,使能端EN不能公用,它由地址總線的高位段譯碼來決定片選信號。所需芯片數仍由(d=設計要求的存儲器容量/選擇芯片存儲器容量)決定。
3、存儲器模塊條

■存儲器通常以插槽用模塊條形式供應市場。這種模塊條常稱爲內存條,它們是在一個條狀形的小印製電路板上,用一定數量的存儲器芯片,組成一個存儲容量固定的存儲模塊。如圖所示。
■內存條有30腳、72腳、100腳、144腳、168腳等多種形式。
30腳內存條設計成8位數據線,存儲容量從256KB~32MB。
n72腳內存條設計成32位數據總線。
100腳以上內存條既用於32位數據總線又用於64位數據總線,存儲容量從4MB~512MB。

3.只讀存儲器和閃速存儲器

3.1只讀存儲器ROM
ROM叫做只讀存儲器。顧名思義,只讀的意思是在它工作時只能讀出,不能寫入。然而其中存儲的原始數據,必須在它工作以前寫入。只讀存儲器由於工作可靠,保密性強,在計算機系統中得到廣泛的應用。主要有兩類
■掩模ROM:掩模ROM實際上是一個存儲內容固定的ROM,由生產廠家提供產品。
■可編程ROM:用戶後寫入內容,有些可以多次寫入。
- 一次性編程的PROM
- 多次編程的 EPROM和 EEPROM。
1.掩模ROM
- 1)掩模ROM的陣列結構和存儲元
- 2)掩膜ROM的邏輯符號和內部邏輯框圖
2、可編程ROM
(1) EPROM存儲元
EPROM叫做光擦除可編程只讀存儲器。它的存儲內容可以根據需要寫入,當需要更新時將原存儲內容抹去,再寫入新的內容。現以浮柵雪崩注入型MOS管爲存儲元的EPROM爲例進行說明,結構如下圖所示。

EPROM的主要結構圖：

當G1柵有電子積累時,該MOS管的開啓電壓變得很高,即使G2柵爲高電平,該管仍不能導通,相當於存儲了“0”。反之,G1柵無電子積累時,MOS管的開啓電壓較低,當G2柵爲高電平時,該管可以導通,相當於存儲了“1”。
EPROM的寫入過程：

(1)如上圖所示,這是 EPROM的寫入過程,在漏極加高壓,電子從源極流向漏極溝道充分開啓。在高壓的作用下,電子的拉力加強,能量使電子的溫度極度上升,變爲熱電子。此時,若在G2柵上加正電壓,形成方向與溝道垂直的電場,使熱電子能躍過Si02的勢壘,注入到浮柵中。在沒有別的外力的情況下,電子會很好的保持着。(即:寫入“0”的過程。)
(2)在需要消去電子時,利用紫外線進行照射,給電子足夠的電量能逃逸出浮柵。(即可以抹成“1”)。
(2) EEPROM存儲元
EEPROM,叫做電擦除可編程只讀存儲器。其存儲元是一個具有兩個柵極的NMOS管,如圖(a)和(b)所示,Gn是控制柵,它是一個浮柵,無引出線;G2是抹去柵,它有引出線。在G1柵和漏極D之間有一小面積的氧化層,其厚度極薄,可產生隧道效應。如圖©所示,當G2柵加20V正脈衝P1時,通過隧道效應,電子由襯底注入到G1浮柵,相當於存儲了“1”。利用此方法可將存儲器抹成全“1”狀態。
EEPROM的寫入過程：

EEPR0M的寫入過程,是利用了隧道效應,即能量小於能量勢壘的電子能夠穿越勢壘到達另一邊
EEPROM寫入過程,如上圖所示,根據隧道效應,包圍浮柵
的Si02,必須極薄以降低勢壘。
源漏極接地,處於導通狀態。在控制柵上施加高於閾值電壓的高壓,以減少電場作用,吸引電子穿越。
EEPROM消去電子的過程：

要達到消去電子的要求, EEPROM也是通過隧道效應達成的。如上圖所示,在漏極加高壓,控制柵爲0V,翻轉拉力方向,將電子從浮柵中拉出。
3.2 閃速存儲器FLASH
FLASH存儲器也翻譯成閃速存儲器,它是高密度非失易失性的讀/寫存儲器。高密度意味着它具有巨大比特數目的存儲容量。非易失性意味着存放的數據在沒有電源的情況下可以長期保存。總之,它既有RAM的優點,又有ROM的優點,稱得上是存儲技術劃時代的進展。
1、 FLASH存儲元
在 EPROM存儲元基礎上發展起來的,由此可以看出創新與繼承的關係
如下圖所示爲閃速存儲器中的存儲元,由單個MOS晶體管組成,除漏極D和源極S外,還有一個控制柵和浮空柵。

2、 FLASH存儲器的基本操作編程操作、讀取操作、擦除橾作

3、FLASH存儲器的陣列結構
■ FLASH存儲器的簡化陣列結構如下圖所示。在某一時間只有一條行選擇線被激活。讀操作時,假定某個存儲元原存1,那麼晶體管導通,與它所在位線接通,有電流通過位線,所經過的負載上產生一個電壓降。這個電壓降送到比較器的一個輸入端,與另一端輸入的參照電壓做比較,比較器輸出一個標誌爲邏輯1的電平。如果某個存儲元原先存0,那麼晶體管不導通,位線上沒有電流,比較器輸出端則產生一個標誌爲邏輯0的電平。

4. 並行存儲器
由於CPU和主存儲器之間在速度上是不匹配的,這種情況便成爲限制高速計算機設計的主要問題。爲了提高CPU和主存之間的數據傳輸率,除了主存採用更高速的技術來縮短讀出時間外,還可以採用並行技術的存儲器。

4.1 雙端口存儲器
1、雙端口存儲器的邏輯結構
雙端口存儲器由於同一個存儲器具有兩組相互獨立的讀寫控制電路而得名。由於進行並行的獨立操作,因而是一種高速工作的存儲器,在科研和工程中非常有用。舉例說明,雙端口存儲器DT7133的邏輯框圖。如下頁圖。

2、無衝突讀寫控制
當兩個端口的地址不相同時,在兩個端口上進行讀寫操作,一定不會發生衝突。當任端口被選中驅動時,就可對整個存儲器進行存取,每一個端口都有自己的片選控制(CE)和輸出驅動控制(OE)。讀操作時,端口的OE(低電平有效)打開輸出驅動器,由存儲矩陣讀出的數據就出現在I/O線上。

3、有衝突讀寫控制
當兩個端口同時存取存儲器同一存儲單元時,便發生讀寫衝突。爲解決此問題,特設置了
BUsY標誌。在這種情況下,片上的判斷邏
輯可以決定對哪個端口優先進行讀寫操作而對另一個被延遲的端口置BUSY標誌(BUSY變爲低電平),即暫時關閉此端口。
有衝突讀寫控制判斷方法
(1)如果地址匹配且在CE之前有效,片上的控制邏輯在CEL和CER之間進行判斷來選擇端口(CE判斷)。
(2)如果CE在地址匹配之前變低,片上的控制邏輯在左、右地址間進行判斷來選擇端口(地址有效判斷)。
無論採用哪種判斷方式,延遲端口的BUSY標誌都將置位而關閉此端口,而當允許存取的端口完成操作時,延遲端口BUSY標誌才進行復位而打開此端口
4.2多模塊交叉存儲器
1、存儲器的模塊化組織
個由若干個模塊組成的主存儲器是線性編址的。這些地址在各模塊中如何安排,有兩種方式:一種是順序方式,一種是交叉方式
- 1、順序方式
  【例】M0一M3共四個模塊,則每個模塊8個字順序方式:
  M0:0-7
  M1:8-15
  M2:16-23
  M3:24-31
  5位地址組織如下: XX XXX高位選模塊,低位選塊內地址
  ●特點:某個模塊進行存取時,其他模塊不工作。優點:某一模塊岀現故障時,其他模塊可以照常工作,
  通過增添模塊來擴充存儲器容量比較方便。缺點:各模塊串行工作,存儲器的帶寬受到了限制
  例】MO一M3共四個模塊,則每個模塊8個字交叉方式:
  MO:0,4,…除以4餘數爲0
  M1:1,5,…除以4餘數爲1
  M2:2,6,…除以1餘數爲2
  M3:3,7,…除以4餘數爲3
  ●5位地址組織如下: XXX XX高位選塊內地址,低位選模塊
  特點:連續地址分佈在相鄰的不同模塊內,同一個模塊內的地址都是不連續的。優點是對連續字的成塊傳送可實現多模塊流水式並行存取,大大提高存儲器的帶寬。使用場合爲成批數據讀取。
- 2、多模塊交叉存儲器的基本結構下圖爲四模塊交叉存儲器結構框圖。主存被分成4個相互獨立、容量相同的模塊MO,M1,M2,M3,每個模塊都有自己的讀寫控制電路、地址寄存器和數據寄存器,各自以等同的方式與CPU傳送信息。在理想情況下如果程序段或數據塊都是連續地在主存中存取,那麼將大大提高主存的訪問速度。
2、多模塊交叉存儲器
通常在一個存儲器週期內,m個存儲體必須
分時啓動,則各個存儲體的啓動時間間隔爲
T=T/m(m爲交叉存取度存取週期:T=mτ
連續存取n個字所需時間爲:
順序=nT=nmT
t交叉=T+(n-1)T=mT+(n-1)T整個存儲器的存取速度有望提高m倍
4.3 二模塊交又存儲器舉例