AG256 CPLD是低成本CPLD。
即時,非易失性CPLD系列針對通用和低密度邏輯。
邏輯密度爲256個邏輯元件,採用LQFP-100封裝。
低成本低功耗CPLD 即時,非易失性標準兼容體系結構。
全局時鐘網絡中最多有4條,全局時鐘線驅動整個設備。
提供可編程的快速傳播延遲和時鐘至輸出時間。
UFM支持高達256 Kbit的非易失性存儲。
支持3.3V,2.5V,1.8V和1.5V邏輯電平
可編程壓擺率,驅動強度,總線保持,
可編程上拉電阻,漏極開路輸出,施密特觸發器和可編程輸入延遲。
內置聯合測試行動小組(JTAG)邊界掃描測試(BST)電路,符合IEEE標準。1149.1-1990 符合IEEE標準的ISP電路。
1532 3.3V,2.5V,1.8V,1.5V LVCMOS和LVTTL標準 模擬LVDS輸出(LVDS_E_3R) 模擬的RSDS輸出(RSDS_E_3R)