一 單項選擇題
試題1
常用的虛擬存儲系統由（ ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。
B 主存-輔存
D 通用寄存器-cache
A cache-主存
C cache-輔存
[參考答案] B 主存-輔存
試題2
EEPROM是指（ ）。
D 電擦除可編程只讀存儲器
C 閃速存儲器
A 讀寫存儲器
B 只讀存儲器
[參考答案] D 電擦除可編程只讀存儲器
試題3
某DRAM芯片，其存儲容量爲512K×8位，該芯片的地址線和數據線的數目是（ ）。
A 8，512
B 512，8
D 19，8
C 18，8
[參考答案] D 19，8
試題4
交叉存儲器實質上是一種多模塊存儲器，它用（ ）方式執行多個獨立的讀寫操作。
C 順序
B 資源重複
A 流水
D 資源共享
[參考答案] A 流水
試題5
某SRAM芯片，其容量爲1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數目是（ ）。
D 32
B 28
A 20
C 30
[參考答案] D 32
試題6
某機字長32位，存儲容量1MB，若按字編址，它的尋址範圍是（ ）。
D 0—256K
C 0—56K
B 0—512KB
A 0—1M
[參考答案] D 0—256K
試題7
某計算機字長32位，其存儲容量爲256MB，若按單字編址，它的尋址範圍是（ ）。
D 0-64M
C 0-32M
A 0-64MB
B 0-32MB
[參考答案] D 0-64M
試題8
虛擬存儲技術主要解決存儲器的（ ）問題。
A 速度
C 成本
D 前三者兼顧
B 擴大存儲容量
[參考答案] D 前三者兼顧
試題9
主存貯器和CPU之間增加cache的目的是（ ）。
C 擴大CPU中通用寄存器的數量
D 既擴大主存貯器容量，又擴大CPU中通用寄存器的數量
A 解決CPU和主存之間的速度匹配問題
B 擴大主存貯器容量
[參考答案] A 解決CPU和主存之間的速度匹配問題
試題10
某SRAM芯片，其容量爲1M×4位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數目是（ ）。
B 28
C 30
D 32
A 20
[參考答案] B 28
試題11
雙端口存儲器所以能進行高速讀/寫操作，是因爲採用（ ）。
B 新型器件
A 高速芯片
D 兩套相互獨立的讀寫電路
C 流水技術
[參考答案] D 兩套相互獨立的讀寫電路
試題12
某單片機字長32位，其存儲容量爲4MB。若按字編址，它的尋址範圍是（ ）。
B 4MB
D 1MB
C 4M
A 1M
[參考答案] A 1M
二 填空題
試題1
高級的DRAM芯片增強了基本DRAM的功能，存取週期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（ FPM-DRAM ）、CDRAM、SDRAM。
試題2
廣泛使用的（靜態隨機存儲器 ）和動態隨機存儲器都是半導體隨機讀寫存儲器。前者的速度比後者快，但集成度不如後者高。
試題3
虛擬存儲器分爲頁式、段式、（段頁 ）式三種。
試題4
在虛存系統中，通常採用頁表保護、段表保護和鍵保護方法實現（存儲區域 ）保護。
試題5
主存儲器的技術指標有（存儲容量 ），存取時間，存儲週期，存儲器帶寬。
試題7
廣泛使用的SRAM和（DRAM ）都是半導體隨機讀寫存儲器。前者的速度比後者快，但集成度不如後者高。
試題13
一個組相聯映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20 ）位，其中主存字塊標記應爲9位，組地址應爲5位，Cache地址共11位。
試題14
反映主存速度指標的三個術語是存取時間、存儲週期和（存儲器帶寬 ）。
試題15
對存儲器的要求是容量大、速度快、成本低，爲了解決這三方面的矛盾，計算機採用多級存儲體系結構，即CACHE、（ 內存）、外存。
試題16
雙端口存儲器和多模塊交叉存儲器屬於並行存儲器結構，其中前者採用空間並行技術，後者採用（時間 ）並行技術。
試題19
對存儲器的要求是容量大、速度快、成本低，爲了解決這三方面的矛盾，計算機採用多級存儲體系結構，即高速緩衝存儲器、主存儲器、（ 外存儲器 ）。