大家都知道D觸發器需要建立時間和保持時間，它們的含義大家也清楚，但是爲什麼需要建立時間Tsu和保持時間Th？下圖展示了一般D觸發器的內部結構
具體的分析有興趣可以慢慢分析，不是很難。主要說一下大概：默認SD,RD信號爲高，cp=0時，D信號作用於G5,G6兩個與非門分別輸出D和！D，當cp=1時，G5,G6的輸出端數據經過G3,G4到達其輸出端，然後根據RS觸發器得到輸出Q。其中當cp=1時，無論D信號怎麼變化都不會影響G3,G3輸出的結果。（這裏假設忽略了門延時）。
這樣的話一個上升沿觸發的D觸發器就完成了。
但是邏輯門的延時是不能忽略的，那麼Tsu代表什麼呢？代表了數據D到達G5,G6輸出端的時間。我們假設Tsu爲4ns，即數據D需要要cp=1時前4ns就要保持穩定，同時也代表了G5,G6最大的門延時是4ns。那麼假如我們在cp=1前3ns改變我們的D值會怎樣呢？那是不是當cp=1時，改變的D值還沒用通過邏輯延時爲4ns的門，也就是說此時G5,G6的數據還是cp=1前4ns的D值。也就是說明了當在建立時間以後改變輸入數據是沒有作用的。
同樣，Th代表了G5,G6的輸出端口到G3,G4的輸出端口的時間。前面分析我們知道如果不考慮延時，那麼cp=1時，G5,G6的輸出端口值會馬上在G3,G4端口輸出，且由於cp=1了，D數據的改變並不會影響G5,G6的輸出結果從而保持數據的穩定。那麼由於門延時的存在，cp=0時，G4,G3端口輸出爲1，當cp=1時，G3,G4的端口值並不能馬上改變，這裏我們假設Th=4，即需要4ns端口值才能變化，那麼假如在這4ns中外部數據D發生了改變，由於此時G3,G4的輸出端口依然爲0（邏輯延時4ns），那麼他們的反饋迴路會造成G5,G6的輸出端口值隨着D的改變而改變，這樣會導致G3,G4的數據隨之改變從而造成輸出數據的錯誤。