文章目錄
一、SPI總線
簡介
串行外圍設備接口SPI總線技術是Motorola公司推出的一種同步串行接口。SPI總線是一種三線同步總線，因其硬件功能很強，所以，與SPI有關的軟件就相當簡單，使CPU有更多的時間處理其他事務。
SPI是一個全雙工的串行接口。它設計成可以處理在一個給定總線上多個互連的主機和從機。在一定數據傳輸過程中，接口上只能有一個主機和一個從機能夠通信。在一次數據傳輸中，主機總是向從機發送一個字節數據，而從機也總是向主機發送一個字節數據。
它只需四條線就可以完成MCU與各種外圍器件的通訊，這四條線是：串行時鐘線（CSK）、主機輸入/從機輸出數據線（MISO）、主機輸出/從機輸入數據線（MOSI）、低電平有效從機選擇線CS。這些外圍器件可以是簡單的TTL移位寄存器，複雜的LCD顯示驅動器，A/D、D/A轉換子系統或其他的MCU。當SPI工作時，在移位寄存器中的數據逐位從輸出引腳（MOSI）輸出（高位在前），同時從輸入引腳（MISO）接收的數據逐位移到移位寄存器（高位在前）。發送一個字節後，從另一個外圍器件接收的字節數據進入移位寄存器中。主SPI的時鐘信號（SCK）使傳輸同步。其典型系統框圖如下圖所示。
API函數
SPI軟件函數包括模塊如下：
函數的作用框圖如下：
SPI的主要特點
• 可以同時發出和接收串行數據；
• 可以當作主機或從機工作；
• 提供頻率可編程時鐘；
• 發送結束中斷標誌；
• 寫衝突保護；
• 總線競爭保護等。
SPI 模塊爲了和外設進行數據交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性（CPOL）對傳輸協議沒有重大的影響。如果 CPOL=0，串行同步時鐘的空閒狀態爲低電平；如果CPOL=1，串行同步時鐘的空閒狀態爲高電平。時鐘相位（CPHA）能夠配置用於選擇兩種不同的傳輸協議之一進行數據傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數據被採樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數據被採樣。SPI主模塊和與之通信的外設音時鐘相位和極性應該一致。
二、IIC總線
簡介
IIC總線由Philips公司推出，是近年來在微電子通信控制領域廣泛採用的一種新型總線標準。它是同步通信的一種特殊形式，具有接口線少、控制方式簡化、器件封裝形式小、通信速率較高等優點。在主從通信中，可以有多個I2C總線器件同時接到IIC總線上，通過地址來識別通信對象。
IIC 總線通過2根線——串行數據線(SDA)和串行時鐘線(SCL)——連接到總線上的任何一個器件，每個器件都應有一個唯一的地址，而且都可以作爲一個發送器或接收器。此外，器件在執行數據傳輸時也可以被看作是主機或從機
I2C總線特點
IIC總線最主要的優點是其簡單性和有效性。由於接口直接在組件之上，因此IIC總線佔用的空間非常小，減少了電路板的空間和芯片管腳的數量，降低了互聯成本。總線的長度可高達25英尺，並且能夠以10Kbps的最大傳輸速率支持40個組件。I2C總線的另一個優點是，它支持多主控(multimastering)， 其中任何能夠進行發送和接收的設備都可以成爲主總線。一個主控能夠控制信號的傳輸和時鐘頻率。當然，在任何時間點上只能有一個主控
IIC總線工作原理
總線的構成及信號類型
I2C總線是由數據線SDA和時鐘SCL構成的串行總線，可發送和接收數據。在CPU與被控IC之間、IC與IC之間進行雙向傳送，最高傳送速率100kbps。各種被控制電路均並聯在這條總線上，但就像電話機一樣只有撥通各自的號碼才能工作，所以每個電路和模塊都有唯一的地址，在信息的傳輸過程中，I2C總線上並接的每一模塊電路既是主控器（或被控器），又是發送器（或接收器），這取決於它所要完成的功能。CPU發出的控制信號分爲地址碼和控制量兩部分，地址碼用來選址，即接通需要控制的電路，確定控制的種類；控制量決定該調整的類別（如對比度、亮度等）及需要調整的量。這樣，各控制電路雖然掛在同一條總線上，卻彼此獨立，互不相關。
I2C總線在傳送數據過程中共有三種類型信號， 它們分別是：開始信號、結束信號和應答信號。
開始信號：SCL爲高電平時，SDA由高電平向低電平跳變，開始傳送數據。
結束信號：SCL爲低電平時，SDA由低電平向高電平跳變，結束傳送數據。
應答信號：接收數據的IC在接收到8bit數據後，向發送數據的IC發出特定的低電平脈衝，表示已收到數據。CPU向受控單元發出一個信號後，等待受控單元發出一個應答信號，CPU接收到應答信號後，根據實際情況作出是否繼續傳遞信號的判斷。若未收到應答信號，由判斷爲受控單元出現故障。
總線基本操作
I2C規程運用主/從雙向通訊。器件發送數據到總線上，則定義爲發送器，器件接收數據則定義爲接收器。主器件和從器件都可以工作於接收和發送狀態。 總線必須由主器件（通常爲微控制器）控制，主器件產生串行時鐘（SCL）控制總線的傳輸方向，併產生起始和停止條件。SDA線上的數據狀態僅在SCL爲低電平的期間才能改變，SCL爲高電平的期間，SDA狀態的改變被用來表示起始和停止條件。
控制字節
在起始條件之後，必須是器件的控制字節，其中高四位爲器件類型識別符（不同的芯片類型有不同的定義，EEPROM一般應爲1010），接着三位爲片選，最後一位爲讀寫位，當爲1時爲讀操作，爲0時爲寫操作。
寫操作
寫操作分爲字節寫和頁面寫兩種操作，對於頁面寫根據芯片的一次裝載的字節不同有所不同。
讀操作
讀操作有三種基本操作：當前地址讀、隨機讀和順序讀。圖4給出的是順序讀的時序圖。應當注意的是：最後一個讀操作的第9個時鐘週期不是“不關心”。爲了結束讀操作，主機必須在第9個週期間發出停止條件或者在第9個時鐘週期內保持SDA爲高電平、然後發出停止條件。
注意的事項總結
1）、嚴格按照時序圖的要求進行操作，
2）、若與口線上帶內部上拉電阻的單片機接口連接，可以不外加上拉電阻。
3）、程序中爲配合相應的傳輸速率，在對口線操作的指令後可用NOP指令加一定的延時。
4）、爲了減少意外的干擾信號將EEPROM內的數據改寫可用外部寫保護引腳（如果有），或者在EEPROM內部沒有用的空間寫入標誌字，每次上電時或復位時做一次檢測，判斷EEPROM是否被意外改寫。
5）每個I2C 器件都有一個唯一的地址，而且可以是單接收的器件（例如：LCD 驅動器）或者可以接收也可以發送的器件（例如：存儲器）。發送器或接收器可以在主模式或從模式下操作，這取決於芯片是否必須啓動數據的傳輸還是僅僅被尋址。I2C 是一個多主總線，即它可以由多個連接的器件控制。
三、CAN總線
簡介
CAN全稱爲Controller Area Network，即控制器局域網，由德國Bosch 公司最先提出，是國際上應用最廣泛的現場總線之一。CAN 是一種多主方式的串行通訊總線，基本設計規範要求有高的位速率、高抗電磁干擾性，而且要能夠檢測出總線的任何錯誤。當信號傳輸距離長達10Km 時CAN 仍可提供高達50Kbit/s 的數據傳輸速率。
CAN (Controller Area Network)即控制器局域網絡，屬於工業現場總線的範疇。與一般的通信總線相比，CAN總線的數據通信具有突出的可靠性、實時性和靈活性。由於其良好的性能及獨特的設計，CAN總線越來越受到人們的重視。它在汽車領域上的應用是最廣泛的，世界上一些著名的汽車製造廠商，如BENZ(奔馳)、BMW(寶馬)、PORSCHE(保時捷)、ROLLS-ROYCE(勞斯萊斯)和JAGUAR(美洲豹)等都採用了CAN總線來實現汽車內部控制系統與各檢測和執行機構間的數據通信。同時，由於CAN總線本身的特點，其應用範圍目前已不再侷限於汽車行業，而向自動控制、航空航天、航海、過程工業、機械工業、紡織機械、農用機械、機器人、數控機牀、醫療器械及傳感器等領域發展。CAN已經形成國際標準，並已被公認爲幾種最有前途的現場總線之一。其典型的應用協議有： SAE J1939/ISO11783、CANOpen、CANaerospace、DeviceNet、NMEA 2000等。
CAN總線的特點
A、較低的成本與極高的總線利用率；
B、CAN通訊距離最大是10公里（設速率爲5Kbps）,或最大通信速率爲1Mbps(設通信距離爲40米)。
C、CAN總線上的節點數可達110個。通信介質可在雙絞線，同軸電纜，光纖中選擇。
D、CAN採用非破壞性的總線仲裁技術，當多個節點同時發送數據時，優先級低的節點會主動退出發送，高優先級的節點可繼續發送，節省總線仲裁時間。
E、CAN是多主方式工作，網上的任一節點均可在任意時刻主動地向網絡上其他節點發送信息。
F、CAN採用報文識別符識別網絡上的節點，從而把節點分成不同的優先級，高優先級的節點享有傳送報文的優先權。
四、IIS總線
簡介
是飛利浦公司爲數字音頻設備之間的音頻數據傳輸而制定的一種總線標準，該總線專責於 音頻設備之間的數據傳輸，廣泛應用於各種多媒體系統。它採用了沿獨立的 導線傳輸時鐘 與 數據信號的設計，通過將數據和時鐘信號分離，避免了因時差誘發的失真，爲用戶節省了購買抵抗音頻抖動的專業設備的費用。
功能描述與介紹
框圖
三個主要信號
1、串行時鐘SCLK，也叫位時鐘（BCLK），即對應數字音頻的每一位數據，SCLK都有1個脈衝。SCLK的頻率=2×採樣頻率×採樣位數
2、幀時鐘LRCK，用於切換左右聲道的數據。LRCK爲“1”表示正在傳輸的是左聲道的數據，爲“0”則表示正在傳輸的是右聲道的數據。LRCK的頻率等於採樣頻率。
3、串行數據SDATA，就是用二進制補碼錶示的音頻數據。
補充
有時爲了使系統間能夠更好地同步，還需要另外傳輸一個信號MCLK，稱爲主時鐘，也叫系統時鐘（Sys Clock），是採樣頻率的256倍或384倍。
I2S格式的信號無論有多少位有效數據，數據的最高位總是出現在LRCK變化（也就是一幀開始）後的第2個SCLK脈衝處。這就使得接收端與發送端的有效位數可以不同。如果接收端能處理的有效位數少於發送端，可以放棄數據幀中多餘的低位數據；如果接收端能處理的有效位數多於發送端，可以自行補足剩餘的位。這種同步機制使得數字音頻設備的互連更加方便，而且不會造成數據錯位。
很多部分是借鑑這篇文章進行補充和改寫的（https://mp.weixin.qq.com/s/qbPSqSzJ27sLkVmqzoyV3g）希望對大家有幫助。
