原创 信號發生器的輸出阻抗與負載的關係
電子類的學生在學習或科研過程中經常接觸信號發生器，之前對於信號發生器的輸出阻抗與負載的關係比較模糊，現在總結了一下，感覺明確多了。
2020-06-06 12:31:26
原创 fifo在FPGA中的應用小結
本文參考：http://www.eepw.com.cn/article/264818.htm http://blog.csdn.net/hanghang121/article/details/17393387?locationN
2018-08-23 15:22:11
2
原创 徹底掌握Quartus——Signaltap篇
一、前言。 Signaltap是嵌入式邏輯分析儀，說到嵌入式，很容易讓人想起ARM，其實Signaltap跟ARM沒有半毛錢關係。這裏的嵌入是嵌到FPGA的內部。 如果你用過Signaltap，就會發現，每次都要綜合整個工程，再下載代碼
2018-08-23 15:22:09
52
原创 ！與~
在編程設計中，經常遇到！與~的使用，有時候容易對這兩個傢伙產生混淆，總結一下。1）！是邏輯運算符，表示邏輯非。比如變量或表達式a，若a爲真，則！a=0爲假；若a爲假，則！a=1爲真。2）~是位操作符，也叫單目運算符，表示按位取反。比如二進
2018-08-23 15:21:19
2
原创 FIFO在FPGA中應用的一些知識點
1．什麼是FIFO？ FIFO是英文First In First Out 的縮寫，是一種先進先出的數據緩存器，他與普通存儲器的區別是沒有外部讀寫地址線，這樣使用起來非常簡單，但缺點就是隻能順序寫入數據，順序的讀出數據，其數據地址由內部
2018-08-23 15:21:19
2
原创 ALTERA公司FPGA命名規則
平時在使用或者接觸altera的FPGA較多，在這裏貼出其幾個cyclone系列的命名規則。 總體來說，命名規則如下： 工藝 + 型號 + LE數量 + 封裝 + 管腳數目+ 溫度範圍 + 器件速度， 1 cyclone II
2018-08-23 15:21:19
2
原创 SignalTap嵌入式邏輯分析儀使用分析
ALTERA公司的集成開發環境Quartus II自帶的嵌入式邏輯分析儀SignalTap給使用者帶來很大的方便，SignalTap爲使用者提供了實時觀察FPGA數據的窗口，給FPGA開發人員的調試帶來了便捷。 在SignalTap裏有2
2018-08-23 15:21:19
12