原创 視頻中的目標檢測與跟蹤綜述
轉自：https://blog.csdn.net/ms961516792/article/details/82682451 三、相關方法-Part Two 1、目標跟蹤相關方法 （1）生成式方法 生成式模型
2019-05-08 18:54:03
原创 OpenCV官方文檔和學習資料
1、OpenCV函數查看鏈接 https://docs.opencv.org/3.2.0/index.html https://docs.opencv.org/ 2、OpenCV安裝完成之後，自帶的學習資料
2019-04-28 17:04:14
原创 二進制相關知識
1、二進制和其它進制的簡單介紹 （1）十進制 不同位的數字代表10的不同次冪，小數點左側的數字爲0次，向左一次增加，向右依次減小。例如： （2）二進制 例子： 其中括號右下角的“2”表示括號內是二進制數，與十進制做區分。 （3）十六進
2019-03-27 22:22:37
3
原创 FPGA結構簡介
1、總體結構 FPGA內部最主要的、最需要關注的部件是CLB（Configurable Logic Block，可配置邏輯塊）、Input/Output Block（輸入/輸出塊）和BlockRAM（塊RAM）。 CLB是FPGA具有可編
2019-03-22 14:50:16
32
原创 Matlab中將圖像數據生成coe文件
%mcode to create a coe file %生成的數據是一行行進行讀取的 src = imread('00743.jpg'); gray = rgb2gray(src); BW = gray(26:125,50:149);
2019-03-22 14:49:44
1
原创 Xilinx USB cable 有黃色感嘆號
仿真器XILINX Platform Cable USB II連接不成功，並且在chipscope中點擊連接時，提示以下錯誤： ERROR: Could not open plug-in of the type: digilent_plu
2019-03-22 14:49:44
21
原创 FPGA學習筆記（四）——狀態機設計思路
1、狀態機工作原理 狀態機是一種能夠描述具有邏輯順序和時序順序的事件的方法，特別適合描述那些存在先後順序以及其它規律性事件。狀態機是組合邏輯和寄存器邏輯的特殊組合，一般包括兩個部分：組合邏輯部分和寄存器邏輯部分；寄存器用於存儲狀態，組合電
2019-03-22 14:49:44
1
原创 Matlab圖像數據寫入txt和讀取txt顯示圖像
1、Matlab讀取圖像，將圖像數據寫入txt中 % mcode to median filter for one jpg image, and create a image data file src = imread('lena1
2019-03-22 14:49:44
193
原创 QT5的程序打包發佈（將QT5的工程項目打包成一個exe程序）
最近，在學習QT5的過程中，想嘗試着把自己寫的工程程序給打包發佈出來，在任何一臺windows系統都能運行，這樣就不會限於電腦需不需要安裝QT安裝包了。 首先，先介紹自己使用的環境。我使用的QT版本是。我的電腦windows系統是win1
2019-03-22 14:49:44
原创 FPGA如果沒有外部復位信號，如何產生復位信號，初始化所有寄存器？
對於FPGA，沒有專用的復位引腳。它的任意一個I/O口都可以用作復位引腳。但是，作爲if復位，最希望該引腳由全局時鐘驅動，到達每個寄存器的時間時間是一樣的。 如果沒有外部復位信號，該如何對所有寄存器初始化？ 可以使用PLL的locked信
2019-02-23 22:29:05
原创 FPGA學習筆記（五）——狀態機設計
第一段：同步時序的always模塊，格式化描述次態遷移到現態寄存器。 always@(posedge clk or negedge rst_t) begin if(!rst_n) begin state_c <= IDLE; en
2019-02-23 22:29:05
1
原创 FPGA error:buffers of the same direction cannot be placed in series.
鎖相環PLL默認輸入前端有個IBUFG單元，在輸出端有個BUFG單元。而兩個BUFG（IBUFG）不能相連，所以會報這樣的錯誤。 ERROR:NgdBuild:770 - IBUFG 'u_pll0/clkin1_buf' and BUF
2019-02-23 22:29:05
原创 FPGA學習筆記（四）——計數器設計與驗證
此實驗在FPGA學習筆記（三）中記錄一遍了，此文再加入相應的電路圖。 實驗內容： LED在計數器的控制下，每500ms，狀態翻轉一次。 系統時鐘爲50M，對應的時鐘週期是20ns。 500ms = 500 000us = 500 000
2019-02-16 17:23:52
8
原创 持續更新——FPGA 隨筆記錄
1、FPGA資源消耗分析 多PE並行系統的資源消耗包括佔用基本單元數量和片上存儲空間數量。FPGA中的PE是由基本單元組合實現某一功能的電路模塊。Xilinx公司系列的FPGA中，基本單元由若干slices組成，因此，PE資源消耗可用佔用
2019-02-14 22:24:21