原创 弄清FPGA基礎 -- 復位設計

目錄 1. 常見問題 2. 常見的復位方式 3. 合理的復位設計 3.1 復位電平 3.2 異步復位同步化 3.3 恰到好處的復位 4. 補充 4.1 所謂的上電初始化 參考文獻 一開始接觸到FPGA，肯定都知道”復位“，即簡單又複

2019-01-24 13:47:40

原创 UltraFast設計法實踐(1) -- Report_Failfast

目錄 1. 初體驗report_failfast 2.優化 2.1 LUT Combining 2.2 control_sets 3.總結 參考文獻： 平臺：Vivado16.4 項目：EADCH_2.3.0_Beta 根據《Ult

2018-12-20 12:51:16 11

原创 《UltraFast設計法實踐》系列目錄

最近準備開始潛心學習快速和高效的時序收斂設計了，突然想就把整個學習過程做成一個博客系列吧，雖然想想就很激動（技術狗就這麼點出息……），但希望堅持下來。 這篇做個目錄或者索引，不斷向其中添加學習內容。 前言 如何快速、高效地使時序收斂是很多F

2018-12-20 12:51:16

原创 幹掉Vivado幺蛾子（1）-- Xilinx Tcl Store

目錄 1. 安裝Xilinx Tcl Store 2. 手動更新 2.1 下載庫 2.2 修改環境變量 參考文獻： 最近在跟着高亞軍老師的分析文章來學習Xilinx最近發佈的《UltraFast Design Methodology

2018-12-12 12:50:48

原创 Xilinx A7 芯片內部結構分析（1）-- CLB

目錄 1. 總覽 2. 可配置邏輯單元 2.1 6輸入查找表（LUT6） 2.2 選擇器（MUX） 2.3 進位鏈（Carry Chain） 2.4 觸發器（Flip-Flop） 參考文獻： 一直以來，覺得自己關於FPGA方面，摸不到

2018-11-30 14:45:36 11

原创 Xilinx A7 芯片內部結構分析（2）-- 存儲單元

目錄 1. 基本結構 2. BRAM與DRAM的比較 3. BRAM的特點 4. Block Memory的使用 4.1 配置爲RAM或ROM 4.2. 配置爲FIFO 參考文獻： 上一篇中提到了SLICEL和SLICEM都可用作RO

2018-11-30 14:45:35 20

原创 Xilinx FPGA原語總結

原語，即primitive。不同的廠商，原語不同；同一家的FPGA，不同型號的芯片，可以也不一樣；原語類似最底層的描述方法。使用原語的好處，可以直接例化使用，不用定製IP；即可通過複製原語的語句，然後例化IP，就可使用；Xilinx是通過直

2018-11-15 22:14:27 8

原创 最小二乘法曲線擬合

最近做項目遇到曲線擬合的問題，簡單做個總結。 1. 曲線擬合 先扔出一點基本概念： 如果已知函數f(x)在若干點xi（i = 1,2,……n）處的值爲yi，便可根據插值原理建立插值多項式作爲f(x)的近似。但在科學實驗和生產實踐中，往往會遇

2018-11-15 22:14:27

原创 FPGA時序約束——實踐篇

距離上一篇有關時序的理論篇已經有一段時間了（可以參考博文FPGA時序約束——理論篇），實際上此段時間，甚至到今天對FPGA的時序一直還是處於一種“朦朧”的狀態，經歷了一個階段的學習和項目時間，稍微有點感觸，故藉此總結一下。 1. 理論回顧

2018-10-23 22:14:21

原创 網絡控制芯片AX88796B系列使用簡介

AX88796B是一款針對嵌入式及工業以太網應用的低引腳數(LQFP-64) Non-PCI以太網控制芯片。AX88796B採用符合業界標準的8/16位SRAM-like主機接口，可與一般8/16/32位微控制器直接連接，無須任何外部邏輯線

2018-09-09 18:32:29

原创 word的樣式設置

一般自己寫文檔就用typora了，便捷美觀，但是在工作上又不得不用word寫文檔，我對審美、格式比較有強迫症，有的小公司沒有形成自己的文檔規範，或者所謂的規範也只是寫好了格式的文檔，你往裏面填內容就可以了，如果寫的過程中格式變動了，那麼用格

2018-09-05 14:06:39

原创 Xilinx FPGA使用——ROM初始化文件

在調用ROM的IP Core時，需要對其進行初始化，利用MATLAB生成其初始化數據文件。 工具：ISE 14.7、MATLAB、notepad++ 廢話不多說，直接上MATLAB代碼，生成了一個1024個正餘弦文本文件，有些細節不用管，是

2018-09-05 14:06:37

原创 我的2017

在經歷了2016的蒼白，去年的今天決定在2017有所改變，即樹目標和做記錄。2017即將結束，回頭看看目標和記錄，這一年的關鍵詞就是一個：踏實。 1. 寫博客 這是我在2017年最意外的收穫，以前一直知道寫博客對工作或生活的重要意義，但是真

2018-09-05 14:06:37

原创 SDRAM操作（FPGA實現）

對SDRAM基本概念的介紹以及芯片手冊說明，請參考上一篇文章SDRAM操作說明。 1. 說明 如圖所示爲狀態機的簡化圖示，過程大概可以描述爲：SDRAM（IS42S16320D）上電初始化完成後，進入“空閒”狀態，此時一直監控外部控制模塊給

2018-09-05 12:13:27

原创 FPGA跨時鐘域處理方法

文章主要是基於學習後的總結。 1. 時鐘域 假如設計中所有的觸發器都使用一個全局網絡，比如FPGA的主時鐘輸入，那麼我們說這個設計只有一個時鐘域。假如設計有兩個輸入時鐘，如圖1所示，一個時鐘給接口1使用，另一給接口2使用，那麼我們說這個設計

2018-09-05 12:13:26 11