原创 如何理解negative timing check

最近也是遇到了這個問題,通過週末的研究,感覺自己搞明白了,現在總結一下吧!整體的感受:沒事多看看各種manual吧,上面講的真的比網上說的好太多了,網上各種觀點都有,難以確定誰對誰錯。當然本文也是基於自己的理解,如有錯誤歡迎指正。   目

原创 FSDB dump·

目錄 $fsdbDumpfile $fsdbDumpvars $fsdbAutoSwitchDumpfile $fsdbDumpflush 實用技巧 FSDB Dumper支持三種方式來加入options: 1) simulator的co

原创 十分鐘辨清鎖存器與Rs觸發器

rs觸發器與鎖存器,在新手看來非常不容易區分,會經常陷入混淆的情況。本篇文章將對於rs觸發器與鎖存器的區別進行講解,幫助各位新手快速區分兩者的不同。 Rs觸發器與鎖存器在數據鎖存的方式上有所區別,rs觸發器是在時鐘的沿進行數據的鎖存的,而

原创 各類工藝corner以及senario的解釋

一個基本的Senario包括PVT三個要素。 P Process是指Fab在生產過程中工藝、機臺等的差異導致芯片的偏差。分爲TT SS FF FS SF等這幾類情況。                SS:slow NMOS and Slo

原创 PT OCV

In the OCV mode, PrimeTime performs a conservative analysis that allows both minimum and maximum  delays to apply to di

原创 門控時鐘-概述

門控時鐘-概述   1. 時鐘信號的功耗佔系統功耗的很大一部分(40%左右)佔動態功耗的50%以上 1. DC門控時鐘命令: intert_clock_gating set_clock_gating_style 1. 門控時鐘插入:  

原创 linux 創建連接

這是linux中一個非常重要命令,請大家一定要熟悉。它的功能是爲某一個文件在另外一個位置建立一個同不的鏈接,這個命令最常用的參數是-s。 當 我們需要在不同的目錄,用到相同的文件時,我們不需要在每一個需要的目錄下都放一個必須相同的文件,我

原创 ssh 無密碼登陸

1.生成祕鑰 在本地服務器的home目錄下運行命令 ssh-keygen -t rsa 之後連續按回車就行了 該命令是用來生成祕鑰的。生成SSH Key的過程中會要求你指定一個文件來保存密鑰,按Enter鍵使用默認的文件就行了.然後需要

原创 sdc中set_multicycle_path的解釋

最近遇到了set_multicycle_path的問題,網上看到幾篇文章有些有自相矛盾的地方。自己研究了半天先將自己的理解整理如下。理解錯誤之處歡迎指正。 該命令的格式如下 set_multicycle_path path_multipl

原创 IC設計常用文件及格式介紹

GDSII: 它是用來描述掩模幾何圖形的事實標準,是二進制格式,內容包括層和幾何圖形的基本組成。   CIF:     (caltech intermediate format),叫caltech中介格式,是另一種基本文本的掩模描述語言。

原创 DC綜合各種lib library的解釋

Target Library: 由ASIC Vendor提供,後綴一般爲".db",裏面包含標準單元,Verilog文件映射爲最後結構級網表的時候,就在裏面查找標準單元。綜合的最後就是把自己的code轉換爲vendor提供的單元的過程。

原创 12.verilog SV 加減乘除四捨五入問題總結

對於int型的數據 正常打印時就會進行四捨五入。 對於加減乘除:只要有小數(等式左邊有小數出現)就會對結果進行四捨五入。 如果等式左邊是表達式那麼除以1.0不會對結果進行四捨五入。而是直接將小數部分捨棄。而乘以1.0可以正常進行四捨五入計

原创 關於AHB總線迴環突發 wrap burst模式地址的理解

看到一篇文章將的迴環突發情況下,地址邊界的理解,感覺方法不錯。 原鏈接地址:https://www.slideshare.net/ticks0628/amba-burst-operation

原创 AHB APB AXI總線對比

AHB APB和AXI總線是在目前的SOC中經常用的總線結構,他們之間的差異主要有一下方面。 AHB主要是針對高效率、高頻寬及快速系統模塊所設計的總線,它可以連接如微處理器、芯片上或芯片外的內存模塊和DMA等高效率模塊。   APB主要用

原创 靜態時序分析和動態時序的優缺點

靜態時序分析 STA靜態時序分析是採用窮盡分析方法來提取出整個電路存在的所有時序路徑,計算信號在這些路徑上的傳播延時,檢查信號的建立和保持時間是否滿足時序要求,通過對最大路徑延時和最小路徑延時的分析,找出違背時序約束的錯誤。優點:1.它不