原创 【設計模式01】 單例模式

意圖:保證一個類僅有一個實例,並提供一個訪問它的全局訪問點。 主要解決:一個全局使用的類頻繁地創建與銷燬。 何時使用:當您想控制實例數目,節省系統資源的時候。 如何解決:判斷系統是否已經有這個單例,如果有則返回,如果沒有則創建。 關鍵代碼

原创 【刷題】

程序猿必備-數據結構與算法精選面試題 https://www.jianshu.com/p/cec86f055b02   代碼面試需要知道的8種數據結構 https://www.cnblogs.com/fundebug/p/data_str

原创 【基本數據結構與經典算法】排序算法 C++版本 總結!

0、算法概述 0.1 算法分類 十種常見排序算法可以分爲兩大類: 比較類排序:通過比較來決定元素間的相對次序,由於其時間複雜度不能突破O(nlogn),因此也稱爲非線性時間比較類排序。 非比較類排序:不通過比較來決定元素間的相對次序,它可

原创 測試相關面試題

https://blog.csdn.net/languolan/article/details/81357226 https://www.cnblogs.com/czhang2-12/p/9649835.html 手機淘寶購物車界面,問我

原创 【python shell腳本相關 LINUX命令】

Linux的shell,他們的考覈的shell只要用於文本統計,其中有兩個面試官都問到了給一個txt文檔,裏面有各種類似http://www.baidu.com/kk這樣的域名,怎麼統計有多少不重複的域名各個域名出現的次數,這個用shel

原创 面試題---操作系統

操作系統: https://www.cnblogs.com/inception6-lxc/p/9073983.html https://segmentfault.com/a/1190000011028633 https://www.cnb

原创 【設計模式02】工廠模式

在工廠模式中,我們在創建對象時不會對客戶端暴露創建邏輯,並且是通過使用一個共同的接口來指向新創建的對象。 實現了鬆耦合。 工廠模式屬於創建型模式,大致可以分爲三類,簡單工廠模式、工廠方法模式、抽象工廠模式。 參考鏈接: https://b

原创 基於FPGA的任意分頻器設計

作者:盧威虎 1、前言       分頻器是FPGA設計中使用頻率非常高的基本單元之一。儘管目前在大部分設計中還廣泛使用集成鎖相環(如Altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對於時鐘要求

原创 C++中delete和delete[]的區別

轉自http://www.cnblogs.com/charley_yang/archive/2010/12/08/1899982.html 一直對C++中的delete和delete[]的區別不甚瞭解,今天遇到了,上網查了一下,得出了

原创 關於結構體變量爲什麼要使用new 增加空間的疑惑

#include <iostream>#include <string>       using namespace std;struct Student             //聲明結構體類型Student{ string name

原创 VS中添加LIb庫及頭文件(外部依賴項)的步驟

轉自http://kangtao-520.blog.163.com/blog/static/77256145201112553610439/ VS中添加LIb庫及頭文件(外部依賴項)的步驟 1 在VS工程中,添加c/c+

原创 PLL與DLL的區別

DLL即Delay Lock Loop, 主要是用於產生一個精準的時間延遲, 且這個delay不隨外界條件如溫度,電壓的變化而改變.這個delay是對輸入信號的週期做精確的等分出來的, 比如一個輸入信號週期爲20ns, 可以設計出等分1

原创 N-0.5倍分頻(Verilog)

轉自  http://bbs.ednchina.com/BLOG_ARTICLE_200329.HTM 採用模N計數器可以實現。對於進行n+0.5分頻,首先進行模n的計數,在計數到n-1時,輸出時鐘賦爲‘1’,回到計數0時,又賦爲0,

原创 MFC_Combo_Box_用法

Combo Box(組合框)控件很簡單,可以節省空間。從用戶角度來看,這個控件是由一個文 本輸入控件和一個下拉菜單組成的。用戶可以從一個預先定義的列表裏選擇一個選項,同時 也可以直接在文本框裏面輸入文本。

原创 異步FIFO的FPGA實現

本文大部分內容來自Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》,同時加上一些自己的一些理解,有興趣的朋友可