原创 7---LeetCode【tag: Array】【Stock I】|C語言|總結
Say you have an array for which the ith element is the price of a given stock on day i. If you were only permitted to
2020-06-30 04:09:36
10
原创 9---LeetCode【Maximum Subarray】|C語言|
Find the contiguous subarray within an array (containing at least one number) which has the largest sum. For example
2020-06-30 04:09:36
29
原创 8---LeetCode【Jump Game】|C語言|
Given an array of non-negative integers, you are initially positioned at the first index of the array. Each element i
2020-06-30 04:09:36
6
原创 記一次FPGA工程艱難的debug經歷（模塊一定要寄存器輸出）
最近調試一個項目，時序沒有報錯，仿真沒有問題，但是上板始終差一個bit，因爲更換過器件，所以懷疑IP，各種懷疑，最後沒辦法，只能在signaltap上一個模塊一個模塊抓，然後跟仿真結果對比，最終定位到一個計數器。計數器的代碼如下
2020-06-09 02:19:10
1
原创 自己常用的Python正則表達式
修飾符 正則表達式可以包含一些可選標誌修飾符來控制匹配的模式。修飾符被指定爲一個可選的標誌。多個標誌可以通過按位 OR(|) 它們來指定。 import re str = 'xH\nhow are you' y0 = re.
2020-06-09 02:19:00
原创 關於FPGA設計中實現信號延時的資源消耗
在FPGA設計中我們經常會遇到對一個信號進行延時的情況，一般只延時一個或幾個CLK時，通常是直接打拍，如果要延時的CLK較多時，我們會選擇移位寄存器IP核，而有時爲了方便，我們常常會使用下面的方式 always @ (posedg
2020-06-09 02:19:00
原创 6---LeetCode【tag: Array】【Rotate Array】|C語言|總結
Rotate an array of n elements to the right by k steps. For example, with n = 7 and k = 3, the array [1,2,3,4,5,6,7] i
2020-02-21 19:20:16
原创 FPGA實現對數log2和10*log10
找到的實現對數的方式有三種： LUT Cordic 無名 LUT只能用在輸入參數較少的情況中，Cordic看了下，感覺還挺複雜的，就沒看了……這裏主要講第三種方式，無名是因爲沒有找到叫什麼名字，它的基本思路是先求log2然
2019-08-28 21:07:29
25
原创 關於Altera stratix 4的PLL IP核生成的時鐘頻率不準
世界上沒有PLL不能生成的時鐘，如果一個PLL不夠，那就兩個 —— 尼古拉斯·趙四 前兩天調試一個項目的時候遇到一個pll的問題，感覺以後也會遇到類似的問題，記錄一下。 調試平臺 調試平臺如下圖所示，基帶主時鐘爲56MHz，由外部
2019-04-16 20:47:23
2
原创 自己常用的Python查找表
1. 進制轉換（Python負數二進制補碼） # 轉10進制 int('010', 2) # 2進制 int('0x02', 16) # 16進制 # 轉2進制 bin(10) # 10進制轉二進制，輸
2019-04-11 20:23:33
原创 quartus prime pro聯合modelsim仿真
裝了一個18.1 pro版的quartus，發現Tools裏面的Run Simulation Tool不見了，在網上找了半天才發現下面這個鏈接。 Simulation Quick-Start for ModelSim - Intel
2019-02-22 02:31:22
6
原创 如何減少FPGA工程編譯時間
FPGA的調試過程是一個迭代過程，會不斷的發現bug，然後編譯，再調試。調試過程中最耗時間的可能往往是編譯，即使是一個小的改動都需要對工程進行一次重編譯，所以如何減少工程編譯時間是提高工作效率的關鍵之一。 主要可以通過以下幾個方面
2019-02-14 23:43:21
原创 Python做上位機通過JTAG控制FPGA（1）：如何使用quartus的tcl
參考資料：quartus handbook, Tcl scripting小節 quartus中有個In-System Sources & Probes的IP核，讓我們可以使用spf通過jtag向FPGA寫入數據和讀取數據。但是如果
2019-01-21 22:40:55
原创 網絡適配器突然消失的解決辦法
想改下IP突然發現網絡適配器不見了，後來想起來應該是前一天電腦連了網，Windows進行了自動更新。自己更新出問題也是挺叼的…… 也沒有什麼好辦法，只好祭出大殺器，系統還原了。系統還原不會刪除文檔資料等，但是之前系統變量等設置會被還原
2019-01-21 22:40:55
原创 Quartus報錯
quartus版本： Quartus Prime Standard Edition 18.1 Error (15465): WYSIWYG primitive “XXXTop:XXXTop_inst|adc_dac_top:adc_
2019-01-09 23:23:12
23