原创 使用SignalTap II邏輯分析儀調試FPGA
使用SignalTap II邏輯分析儀調試FPGA 摘 要 ：本文介紹了可編程邏輯器件開發工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用，並給出一個具體的設計實例，詳細介紹使用SignalTap II對F
2019-07-17 14:18:55
10
原创 嵌入式邏輯分析儀Signal Tap II在FPGA設計中的應用
Application of Embedded Logic Analysis Instrument in FPGAAbstract: It introduces the basic usage of embedded logic analy
2019-07-17 14:18:55
3
原创 TTL電平和CMOS電平
高低電平是與電源有關的，TTL和CMOS電路是不同的CMOS的電源電壓不同，高低電平也不同。 TTL電路的電平就叫TTL 電平，CMOS電路的電平就叫CMOS電平 TTL集成電路的全名是晶體管-晶體管邏輯集成電路（Transistor-Tr
2019-02-22 20:03:01
原创 我的友情鏈接
yuqix的部落格Sun Burst我的技術博客現代電子技術61eda中國電子網datasheet下載網半導體技術天地電子電路網海納電子資訊網昀晟電子技術網52rd研發論壇mentor中國電子頂級開發網老古開發網CSDN下載頻道中國dsp網
2019-02-22 20:03:01
原创 I2C上拉電阻問題
I2C的上拉電阻可以是1.5K，2.2K，4.7K， 電阻的大小對時序有一定影響，對信號的上升時間和下降時間也有影響，一般接1.5K或2.2K I2C上拉電阻確定有一個計算公式：Rmin＝{Vdd(min)-o.4V}/3mARmax=
2019-02-22 20:03:01
原创 數字前端和後端設計工程師需要具備什麼能力
作者:陳濤 時間:2007-11-17 00:11有不少人問這個問題，以前介紹過，好像丟了，在此一起回覆<前端>精通verilog(包括2001)的編程，仿真，測試充分掌握邏輯綜合和時序分析理解前端經常使用的各種庫的格式和內容，比如.v
2018-09-11 08:06:06
原创 【轉】基於verilog HDL 的FPGA設計中可綜合的問題
（1）所有綜合工具都支持的結構：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，
2018-09-11 08:06:06
3
原创 我的友情鏈接
yuqix的部落格Sun Burst我的技術博客現代電子技術61eda中國電子網datasheet下載網半導體技術天地電子電路網海納電子資訊網昀晟電子技術網52rd研發論壇mentor中國電子頂級開發網老古開發網CSDN下載頻道中國dsp網
2018-09-11 08:06:06
原创 IC設計中的時鐘類型約束
轉載自 http://bb2hh.blogbus.com/logs/20373036.htmlAuthor：pythonlong 一個比較全的例子，不過還有比較多的特殊情況。 create_clock -period 100
2018-09-11 08:06:05
20
原创 gvim 高亮關鍵字 開關行號和自動縮進，更改字體，更改行號顏色和背景顏色
我自己改的啦 gvim 高亮關鍵字 開關行號和自動縮進，更改字體，更改行號顏色和背景顏色 在安裝目錄下有兩個文件夾vim72和vimfiles，還有一個文件叫做“_vimrc” 要更改的就在這個“_vimrc”，把我自己的命令寫在文件末尾
2018-09-11 08:06:05
原创 上、下拉電阻的作用總結（新手入門必讀）
最近發現好多網友在使用上拉電阻和下拉電阻時出現問題，主要原因還是對上拉下拉電阻的作用和工作原理不瞭解造成的。從網上轉來一篇有關上下拉電阻的總結文章，供大家參考。[聲明] 本文內容來自於網絡，如涉及版權問題請告知，以便刪除相關內容。[正
2018-09-11 08:06:05
原创 verilog設計經驗總結 轉
一位師兄的經驗，大家分享下吧 1、不使用初始化語句；2、不使用延時語句；3、不使用循環次數不確定的語句，如：forever，while等；4、儘量採用同步方式設計電路；5、儘量採用行爲語句完成設計；6、always過程塊描述組合邏輯，應
2018-09-11 08:06:05
原创 關於Astro和Encounter的討論
發信人: freelife (陪你一起老), 信區: METech標 題: 【原創】Astro--倚天屠龍--Encounter發信站: 水木社區 (Wed Mar 26 09:15:26 2008), 站內 起個唬人的名字而已，無
2018-09-11 08:06:05
1
原创 TTL電平和CMOS電平
高低電平是與電源有關的，TTL和CMOS電路是不同的CMOS的電源電壓不同，高低電平也不同。 TTL電路的電平就叫TTL 電平，CMOS電路的電平就叫CMOS電平 TTL集成電路的全名是晶體管-晶體管邏輯集成電路（Transistor-Tr
2018-09-11 08:06:05
1
原创 Visio中如何畫正弦波
在文件——形狀——電氣工程-----------模擬與數字信號——信號波形 拖到編輯區，選中，點擊右鍵選擇“設置信號波類型” （有方波、正弦波等,選擇好就行了）。
2018-09-11 08:06:05
342