原创 有關YOLO目標檢測的FPGA加速教程（一）
1.內存卡的裝配 詳見：https://blog.csdn.net/weixin_38438451/article/details/83474479 在這一步，開發板啓動後，可以通過超級終端HyperTerminal軟件連接到Pynq，通
2020-06-16 03:47:41
168
原创 AXI總線協議總結
在介紹AXI之前，先簡單說一下總線、接口以及協議的含義 總線、接口和協議，這三個詞常常被聯繫在一起，但是我們心裏要明白他們的區別。 總線是一組傳輸通道，是各種邏輯器件構成的傳輸數據的通道，一般由由數據線、地址線、控制線等構成。 接口是一
2020-06-16 03:47:41
87
原创 FPGA中的軟核
在嵌入式領域市面上常見的有FPGA，AMR，DSP。 ARM長處在於控制和管理，DSP專門爲數學運算設計，而FPGA則適用於靈活性高，定製化程度高的場合。 很多時候它們實現的功能無法直接代替。 在科技發展過程中，出現了你中有我，我中有你的
2020-06-16 03:47:41
1
原创 【篇章一】FPGA原理
FPGA(Field Programmable Gate Array)，即現場可編程邏輯門陣列，它是作爲專用集成電路(ASIC)領域中一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可編程器件門電路數有限的缺點。 FP
2020-06-16 03:47:41
2
原创 DSP48E1詳解-2
簡化DSP48E1片操作 DSP48E1片的數學部分由一個25位的預加器、2個25位、18位的補法器和3個48位的數據路徑多路複用器(具有輸出X、Y和Z)組成，然後是一個3輸入加法器/減法器或2輸入邏輯單元(參見圖2-5)。使用2輸入邏輯
2020-06-16 03:47:41
23
原创 XILINX SGMII千兆以太網 (2)
參考PG047 The LogiCORE™ IP 1G/2.5G Ethernet PCS/PMA or Serial Gigabit Media Independent Interface (SGMII) core provides
2020-06-16 03:47:41
75
原创 DSP48E1詳解-3
DSP48E1屬性 輸入端口 A\B\C\D輸入端口 A、B、C、CARRYIN、CARRYINSEL、OPMODE、BCIN、PCIN、ACIN、ALUMODE、CARRYCASCIN、MULTSIGNIN以及相應的時鐘啓用輸入和復位輸
2020-06-16 03:47:41
原创 XILINX SGMII千兆以太網 (1)
這篇文章將對以太網的學習過程進行簡單記錄和總結。 因爲工程進度的原因，先採用xilinx自帶的IP的形式進行開發，參考PG047。 The LogiCORE™ IP 1G/2.5G Ethernet PCS/PMA or Seri
2020-06-16 03:47:41
3
原创 DSP48E1詳解-4
內嵌函數 7系列器件的嵌入式功能包括25×18乘法器、加法器/減法器/邏輯單元和模式檢測器邏輯. 預加 7系列FPGA DSP片有一個25位的預加法器，插入到A寄存器路徑中(如圖2-14所示，展開視圖如圖2-7所示，30頁)。有了預
2020-06-16 03:47:41
原创 Verilog學習筆記基本語法篇-運算符
Verilog HDL的語言的運算符的範圍很廣，按照其功能大概可以分爲以下幾類: (1)算術運算符 +，-，*，/，% (2)賦值運算符 =，<=
2020-06-16 03:47:41
原创 URAM和BRAM有什麼區別
無論是7系列FPGA、UltraScale還是UltraScale Plus系列FPGA，都包含Block RAM（BRAM），但只有UltraScale Plus芯片有UltraRAM也就是我們所說的URAM。BRAM和URAM都是重
2020-06-16 03:47:41
116
原创 FPGA進行CNN計算的脈動陣列
在FPGA進行CNN加速計算的論文裏，有一種設計：脈動陣列 何爲脈動，脈動的數據是什麼樣子的？ 下圖可以看做是簡單的脈動單元，共有P11到P33 9個計算單元，行列數據並不是同時刻到達計算單元，而是依次進入，說白了就是像FPGA設計裏經常
2020-06-16 03:47:41
1
原创 DSP48E1詳解-1
7系列FPGA DSP48E1片的特點是 •具有D寄存器的25位預加器，以增強A路徑的能力 •INMODE控件支持在乘法(A*B)和加法操作(A:B)之間動態切換的平衡流水 •25*18乘法 •30位的輸入，其下25位爲乘法器的A輸入，整
2020-06-16 03:47:41
原创 XILINX 的 MIG IP（非AXI4）接口時序以及控制
一、 MIG 控制器概述 7 系列 FPGA 存儲器接口解決方案核心如圖所示。 二、 用戶 FPGA 邏輯接口 上圖所示的用戶 FPGA 邏輯模塊可以連接到外部 DDR2 或 DDR3 SDRAM 的任何 FPGA 設計
2020-05-11 20:30:21
原创 Verilog學習筆記基本語法篇·········運算符
Verilog HDL的語言的運算符的範圍很廣，按照其功能大概可以分爲以下幾類: (1)算術運算符 +，-，*，/，% (2)賦值運算符 =，<=
2019-10-28 13:18:10