原创 python編程(四)

一、Python3 輸入和輸出 輸出格式: Python兩種輸出值的方式: 表達式語句和 print() 函數。 第三種方式是使用文件對象的 write() 方法,標準輸出文件可以用 sys.stdout 引用。(使用 str.f

原创 機器學習(二)

一、模型 線性迴歸 in supervised learning,have a data set(called a training set)-> to predict the price of the house symbol

原创 python3編程(三)

一、python3的數據結構 Python 中列表的方法: >>> a = [66.25, 333, 333, 1, 1234.5] >>> print(a.count(333), a.count(66.25), a.count

原创 python3編程(二)

一、迭代器與生成器 迭代器是一個可以記住遍歷的位置的對象,迭代器對象從集合的第一個元素開始訪問,直到所有的元素被訪問完結束,迭代器只能往前不會後退。迭代器有兩個基本的方法:iter() 和 next(),字符串,列表或元組對象都可

原创 DFT(design for test)

DFT:全稱是 Design for Test,可測性設計,通過在芯片原始設計中插入各種用於提高芯片可測試性(包括可控制性和可觀測性)的硬件邏輯,從而使芯片變得容易測試,大幅度節省芯片測試的成本。 (隨着電子電路集成度的提高,電路

原创 modelsim的使用(二)複雜仿真

相對於簡單的仿真,複雜的仿真是指由多個文件、甚至調用了IP核、使用tcl腳本進行的仿真。其實仿真步驟跟圖形化的差不多,只不過每一步用腳本寫好,然後再在軟件裏面run一下,主要過程就是: 準備好各種源文件(機械操作) 修改mode

原创 modelsim的使用(一)簡單仿真

簡單的仿真:就是沒有IP核、只用圖形界面不用tcl腳本進行的仿真 步驟爲: 1、改變路徑到工作環境下的路徑下面,創建工程 2、添加仿真的源文件(.v文件等) 3、編譯源文件 4、啓動仿真,添加仿真信號 5、調試、查看仿真波形

原创 時序約束選項

一、timing時序 1、佔空比不爲50%(單沿觸發,佔空比對綜合無影響;雙沿觸發,佔空比對綜合有影響) (1)通過-wave_form改變佔空比;例如 create_clock -period 2 -wave_form {0 0

原创 DC學習(綜合與優化)

1、綜合策略 (1)top-down:層次化結構,只對頂層設計進行全面約束,針對個別模塊有特殊約束;比如管理模塊(clock模塊,reset模塊等)的綜合不會與工作模塊(頂層模塊)放在一起綜合的 (2)bottom-up:對底層的

原创 DC學習(時序分析和命令)

關於objects 1、分類 2、包括六類:Design、clock、port、net(模塊與模塊之間的互連線)、cell(例化的模塊)、pin(cell裏面的引腳) 3、design可以轉換爲cell 4、當objects名

原创 DC學習(環境與面積)

1、工作環境約束 一方面是設置DC的工作環境,也就是DC要從在什麼樣的環境下對你的設計進行約束;另一方面是爲了保證電路的每一條時序路徑延時計算的精確性,特別是輸入/輸出路徑的精確性,單單靠外部的輸入延時和輸出延時的約束是不夠,還要

原创 DC(Design Compile)如何使用

Design Compile 是 synopsys 的綜合軟件,它的功能是把 RTL 級的代碼轉化爲門級網表。 綜合包括: 轉譯(translation),在轉譯的過程中,軟件自動將源代碼翻譯成每條語句所對應的功能模塊以及模塊之

原创 計算機的組成與設計(四)處理器

一個基本的MIPS實現 存儲器訪問指令:取字(lw)和存字(sw) 算術邏輯指令:加法(add)、減法(sub)、與運算(and)、或運算(or)和小於則設置(slt) 分支指令:相等則分支(beq)和跳轉(j) (1)程序計數

原创 計算機組成與設計(三)算術運算

一、加法和減法 加法即數據從右到左逐位相加,同時進位也相應地向左傳播 減法可採用加法實現:減數在簡單的取反後再加1形成補碼再進行加法操作 而當運算結果超過限制時,就會發生溢出。 當相加的兩個源操作數符號相異時,不會發生溢出;而

原创 計算機組成與設計(二)指令

指令集:一個給定的計算機體系結構所包含的指令集合,一種是人們編程書寫的形式,另一種是計算機所能識別的形式。 共同目標:找到一種語言,可方便硬件和編譯器的設計,且使性能最佳,同時使成本和功耗最低。 MIPS指令集: 硬件設