原创 FPGA時序分析及時序約束常用方法(上篇)
背景：時序分析和時序約束是FPGA中很基礎但很重要的一部分內容。設計出一個好的時序電路不是件簡單的事，要理解什麼是FPGA的時序分析和時序約束，首先我們必須對FPGA開發板的基本組成有一定的瞭解。 這裏可以簡單把FPGA芯片分成三
2020-06-25 11:13:06
16
原创 FPGA時序分析及時序約束常用方法（下篇）
一般常見的時序優化手段有： 1：關鍵路徑插入寄存器 當一段代碼裏組合邏輯過多地時候很容易出現這個問題 2：打兩拍 當模塊之間的數據交互涉及到跨時鐘域的時候，通常可以採用打兩拍的方式來避免亞穩態的出現，這是一種非常有用的辦法
2020-06-25 11:13:06
原创 基於FPGA的四相步進電機驅動
四相步進電機 速度：時鐘頻率決定 轉向：通電順序決定 驅動：FPGA開發板的VCC一般是3.3或5V，可能需要外加一個電機驅動模塊才能帶動電機 /* time ： 2020_6_10 en
2020-06-15 01:12:04
1
原创 基於FPGA Verilog串行乘法器設計
串行乘法器： 缺點：消耗時間較長 優點：消耗資源較少 module mult( input clk, input [7:0]x, input [7:0]y, output reg[1
2020-06-15 01:12:04
原创 基於FPGA的RSA數字簽名
RSA數字簽名和RSA加密具體一定的對稱性，兩者大致內容是一致的，有關RSA加密的內容可以參見我的上一篇博客，這裏大致說一下基於RSA的數字簽名技術 簡單可將RSA數字簽名技術分成四個部分 1：生成私鑰 d = (k(p-1)(q
2020-06-15 01:12:04
原创 基於FPGA的RSA加密信息
在上一篇博客我們簡單瞭解了一下RSA算法，這篇博客我們以基於FPGA的RSA加密信息爲例，具體實現RSA對信息的加密應用。 按照FPGA流水線的數據處理思路，這裏初步可以劃分成五個模塊 前提：在RSA的加密算法開始前，首先我們要準
2020-06-15 01:12:04
原创 基於FPGA Verilog並行乘法器設計
並行乘法器 優點：速度相對快 缺點：資源消耗多 module mult( input clk, input rst_n, input [7:0]mul_a, input
2020-06-15 01:12:04
原创 RSA算法基本原理（RSA加密和RSA數字簽名）
引言 RSA算法是一種很經典的非對稱性算法，所謂的非對稱性加密即指的是任何一個人都有兩個密鑰，一個公鑰（別人可以知道），一個私鑰（只有自己知道），非對稱性加密在能保證信息安全的前提下，相比於對稱性加密能極大地縮小信息加密的成本，同
2020-06-15 01:12:04
原创 基於FPGA用Verilog實現的32位除法器DSP
32位無符號數除法器 /* 32位除法器代碼 */ module div32( input clk, input rst_n, input s
2020-04-28 06:21:58
1
原创 基於FPGA Verilog串行乘法器DSP設計
串行乘法器： 缺點：消耗時間較長 優點：消耗資源較少 module mult( input clk, input [7:0]x, input [7:0]y, output reg[1
2020-04-21 20:38:50
原创 基於FPGA Verilog並行乘法器DSP設計
並行乘法器 優點：速度相對快 缺點：資源消耗多 module mult( input clk, input rst_n, input [7:0]mul_a, input
2020-04-21 20:38:50
1
原创 基於FPGA的七段數碼管計時器實現
秒錶計時器(2019.7.28) mistake: 1.在一個模塊中儘量不要對輸出端口進行操作，在模塊內部再定義一個 reg類型的數據，對這個數據進行操作，然後用assign 連接到輸出端口上 2.在頂層模塊中例化另一個模塊時候
2020-02-23 23:18:39
原创 基於FPGA的RGB和HSV色空間相互轉換算法
實際背景：在我們的日常生活中，通常顯示屏顯示的都是採用RGB色空間，但是由於在RGB色空間中，顏色屬性沒有獨立，這樣在進行圖像處理時極其不方便，而HSV色空間則可以很好的解決這個問題，它把圖片的色調、飽和度、亮度這些特性分開了，這
2020-02-23 23:18:39
原创 基於FPGA利用SDRAM的屏幕四分 監控視頻
背景：經常可以在一些監控系統中看到一種應用，那就是一個顯示屏被劃分成多個部分，每個部分顯示不同的畫面，本篇博客就來講講基於SDRAM在FPGA開發板上如何來實現這一需求。簡單來說我們要實現的功能如下圖： 圖一： 圖二： 攝像頭
2020-02-23 23:18:39
原创 基於FPGA的ov7670攝像頭視頻VGA顯示(含SDRAM)
框架簡介：從攝像頭採集得到的數據，先進入一個寫FIFO緩存一下，然後寫入SDRAM，將SDRAM的數據讀取出來先放入一個讀FIFO緩存一下，最後送給VGA驅動屏幕顯示。 模塊組成： 這裏本來用到的設備只有OV7670的攝像頭模組
2020-02-23 23:18:39
7