原创 xapp1052 BMD_64讀寫模塊代碼分析
目錄 1、BMD_64_RX模塊STG 2、BMD_64_TX模塊STG 2.0、RST_STATE 2.1、MWR_QW1狀態 2.2、MWR64_QW1狀態 2.3、MWR_QWN狀態 1、BMD_64_RX模塊STG RX模塊功
原创 win10 jungo windriver
前言 對PCIE的軟件驅動配置過程進行整理。 PC系統:win10 教育版 1809 電腦主板:華碩 jungo windriver:v14.3.0 x86_64 jungo windriver下載網址:http://www.jun
原创 FPGA基礎--繪製時序圖
前言 簡單介紹繪製時序圖的相關基礎概念。 一般時序圖繪製有兩種方式,如下圖所示。上面的是理想波形,與modelsim仿真中波形一致;下面的考慮到信號由低到高的上升時間,本質沒有區別。 兩種繪製時序圖的方式應用都很廣泛,也各有優勢。Xi
原创 FPGA設計基礎:狀態機設計的一般原則
前言 詳細內容,可以直接跳轉閱讀《Intel FPGA/CPLD設計高級篇》1.3.13章節。 本文根據個人理解進行整理,目的在於加強個人理解和記憶,同時方便後期時常翻看閱讀 (1)狀態機的狀態,能夠精簡的就精簡,儘量減小狀態個數
原创 FPGA設計基礎--層次化建模和模塊劃分技巧
前言 詳細內容,可以直接跳轉閱讀《Intel FPGA/CPLD設計高級篇》1.3.2/1.3.3章節。 本文根據個人理解進行整理,目的在於加強個人理解和記憶,同時方便後期時常翻看閱讀。 1、結構層次化編碼 基本的結構層次是由一個
原创 ISE Timing Report 小結
前言 結合近期工作調試經驗,並整理網上資料,對timing summary相關內容進行整理。 部分圖文來自文後的參考博客,更多精彩內容請閱讀參考博客原文。 一、概述 1.1、時序模型 在任何設計中最普通的時序路徑有以下4種:
原创 Photoshop作品欣賞
整理一些PS作品的欣賞網址。 1、站酷網 : https://www.zcool.com.cn/ 2、PS家園: https://www.psjia.com/show/ps/ 3、飛特網 : https://www.fe
原创 基於SATA總線的高速數據存儲
前言 暫不更新。 感興趣的可以看看參考文獻。 參考文獻 作者 博客 1、wbyjerry 基於開源SATA核的PCIE-SATA設計 2、ropenyuan SATA定義及接口 3、
原创 Office Visio的常規操作
1、製作自己的模具庫 (1)首先,新建一個txt文本文件,重命名,將後綴“.txt”修改爲“.vss”;並對該文件起個名稱。 (2)打開office Visio軟件,添加模具庫:形狀--更多形狀--打開模具,添加上面步驟1中新建的模具
原创 PCIE 基址寄存器BAR概念梳理
1、存儲器和IO地址映射 2、BAR概述 2.1 板卡讀寫訪問PC 如果板卡向 PC 發送TLP 包,例如 MWr 包,那很好理解,地址信息就是PC 的物理地址(注意這裏說的是物理地址);如果是 MRd 包,那 PC 收到後回
原创 SD卡讀寫
前言 閒來無聊,參考了幾篇博客,對SD卡的讀寫訪問相關內容進行整理。部分圖文來自參考文獻。 參考文獻裏的博客,寫的挺詳細的,感興趣的推薦看看後文的參考文獻。 引腳說明 (1)標準SD卡: (2) 可以通過SD模式和SPI模式實
原创 基於SRIO總線的高速通信
目錄 前言 1、SRIO物理層LP-Serial串行接口 2、User Interface 2.1 I/O端口(I/O Port) 2.2 消息端口(Messaging Port) 2.3 寄存器空間(Register Space)
原创 PRBS-存儲器測試
測試數據: (1)測試數據升序; (2)測試數據降序; (3)測試數據5A5A。 如果數據位寬是32位,則第一個測試數據是32'h5555_5555,第二個測試數據是32'haaaa_aaaa;第三第四個測試數據重複第一第二個測試數據。測
原创 Virtex6 PCIe 超簡版基礎概念學習(二)(轉載)
轉載自:https://blog.csdn.net/lutianfeiml/article/details/51035756 參考資料: Spartan 6 PCIE_V2.4 真教程(一) Spartan 6 PCIE_V2.4 真
原创 考研英語詞彙篇
前言 整理整理,紀念曾經考研時的艱難歲月。 空閒時整理。。。。整理較爲緩慢。 預期整理方向有:考研英語詞彙篇、考研英語閱讀篇、考研英語寫作篇、考研英語聽力篇四個內容。 1、常用前綴: 常用前綴 前綴 單詞屬性