1. Library裏點擊New part自建元件，
從上到下依次爲： 元件名，代替使用稱號，封裝
2. 勾選掉preference裏的pointer snap to grid 可以讓線的起點和終點從任意位置開始
3. 地也是一種特殊的電源，故選擇pin屬性時，連接地的選擇power，同時所有的power都應該選擇pin visible以便在原理圖中可見
4. 當pin口無關輸入和輸出時，選擇passive
5. 對part裏的heterogeneous類而言，在原理圖中來自於同一個元件需要相同的屬性。有三步操作：
- l 在所有的小part裏new一個新的property，名字任取（以package爲例），但避開group這個名字，會與pcb的屬性發生衝突
- l 在原理圖中放置part，並調出part的property，將來自於同一個元件的package的值調爲相同
- l 在tool->annotate裏，找到physicalpackaging->combined property，把最後一個的值改爲package
6. 在design cache裏會儲存之前在原理圖中放置過的元件
7. 引腳懸空不接時，place -> place noconnect
8. Place -> bus 放置總線，按住shift改變總線的方向
9. 總線命名：前爲base name，後接[ ],類似於matlab，有多少寫多少
10. 放置，連接總線入口，place bus entry,快捷鍵F4, 不可以直接連接
11. 總線和接口間，放置net alias名字來作爲連接
12. 不同頁面間連接，使用off-page connector
13. 從上到下（1,3），依次爲annotate裏對元件編號和取消編號
14. 文本編輯，Ctrl+enter 換行
15. 生成網表：
- 先對整個工程文件進行重新的索引編號，先取消，後點擊上圖第二個unconditional編號
- 對整個工程進行DRC檢查
- 最後create netlist -> pcb editor