MOS管原理

MOS管原理

作者:轉載未知 　　文章出處:電腦軟硬件應用網 　　更新時間:2007-9-1

<script src="/aitd/aitd02.js"></script> <SCRIPT src="http://pagead2.googlesyndication.com/pagead/show_ads.js" type=text/javascript> </SCRIPT> <IFRAME name=google_ads_frame marginWidth=0 marginHeight=0 src="http://pagead2.googlesyndication.com/pagead/ads?client=ca-pub-8013442976866444&dt=1216285955542&lmt=1207389560&prev_fmts=728x90_as&format=180x150_as&output=html&correlator=1216285955339&url=http%3A%2F%2Fwww.45it.com%2FArticle%2Fpc120%2FMotherBoard%2F200709%2F17719.htm&color_bg=FFFFFF&color_text=000000&color_link=CC0000&color_url=000000&color_border=E895CC&ad_type=text_image&ref=http%3A%2F%2Fwww.google.cn%2Fsearch%3Fsourceid%3Dnavclient%26gfns%3D1%26ie%3DUTF-8%26rlz%3D1T4XNLA_zh-CN___CN276%26q%3Dmos%25e7%25ae%25a1&frm=0&cc=243&ga_vid=4425826754798066700.1216285955&ga_sid=1216285955&ga_hid=254390005&flash=9.0.124.0&u_h=768&u_w=1024&u_ah=738&u_aw=1024&u_cd=32&u_tz=480&u_java=true" frameBorder=0 width=180 scrolling=no height=150 allowTransparency></IFRAME>

　　雙極型晶體管把輸入端電流的微小變化放大後，在輸出端輸出一個大的電流變化。雙極型晶體管的增益就定義爲輸出輸入電流之比（beta）。另一種晶體管，叫做場效應管（FET），把輸入電壓的變化轉化爲輸出電流的變化。FET的增益等於它的transconductance， 定義爲輸出電流的變化和輸入電壓變化之比。

　　場效應管的名字也來源於它的輸入端（稱爲gate）通過投影一個電場在一個絕緣層上來影響流過晶體管的電流。事實上沒有電流流過這個絕緣體，所以FET管的GATE電流非常小。最普通的FET用一薄層二氧化硅來作爲GATE極下的絕緣體。這種晶體管稱爲金屬氧化物半導體(MOS)晶體管，或,金屬氧化物半導體場效應管（MOSFET）。因爲MOS管更小更省電，所以他們已經在很多應用場合取代了雙極型晶體管。

　　首先考察一個更簡單的器件－MOS電容－能更好的理解MOS管。這個器件有兩個電極，一個是金屬，另一個是extrinsic silicon，他們之間由一薄層二氧化硅分隔開（圖1.22A）。金屬極就是GATE，而半導體端就是backgate或者body。他們之間的絕緣氧化層稱爲gate dielectric。圖示中的器件有一個輕摻雜P型硅做成的backgate。這個MOS 電容的電特性能通過把backgate接地，gate接不同的電壓來說明。圖1.22A中的MOS電容的GATE電位是0V。金屬GATE和半導體BACKGATE在WORK FUNCTION上的差異在電介質上產生了一個小電場。圖示的器件中，這個電場使金屬極帶輕微的正電位，P型硅負電位。這個電場把硅中底層的電子吸引到表面來，它同時把空穴排斥出表面。這個電場太弱了，所以載流子濃度的變化非常小，對器件整體的特性影響也非常小。

　　圖1.22B中是當MOS電容的GATE相對於BACKGATE正偏置時發生的情況。穿過GATE DIELECTRIC的電場加強了，有更多的電子從襯底被拉了上來。同時，空穴被排斥出表面。隨着GATE電壓的升高，會出現表面的電子比空穴多的情況。由於過剩的電子，硅表層看上去就像N型硅。摻雜極性的反轉被稱爲inversion，反轉的硅層叫做channel。隨着GATE電壓的持續不斷升高，越來越多的電子在表面積累，channel變成了強反轉。Channel形成時的電壓被稱爲閾值電壓Vt。當GATE和BACKGATE之間的電壓差小於閾值電壓時，不會形成channel。當電壓差超過閾值電壓時，channel就出現了。
740)this.width=740" border=undefined>
　　圖1.22 MOS電容：（A）未偏置（V_BG＝0V），（B）反轉（V_BG＝3V），（C）積累（V_BG＝-3V）。

　　圖1.22C中是當MOS電容的GATE相對於backgate是負電壓時的情況。電場反轉，往表面吸引空穴排斥電子。硅表層看上去更重的摻雜了，這個器件被認爲是處於accumulation狀態了。

　　MOS電容的特性能被用來形成MOS管。圖1.23A是最終器件的截面圖。Gate，電介質和backgate保持原樣。在GATE的兩邊是兩個額外的選擇性摻雜的區域。其中一個稱爲source，另一個稱爲drain。假設source 和backgate都接地，drain接正電壓。只要GATE對BACKGATE的電壓仍舊小於閾值電壓，就不會形成channel。Drain和backgate之間的PN結反向偏置，所以只有很小的電流從drain流向backgate。如果GATE電壓超過了閾值電壓，在GATE電介質下就出現了channel。這個channel就像一薄層短接drain和source的N型硅。由電子組成的電流從source通過channel流到drain。總的來說，只有在gate 對source電壓V<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />超過閾值電壓Vt時，纔會有drain電流。
740)this.width=740" border=undefined>
　　圖1.23 MOSFET晶體管的截面圖：NMOS（A）和PMOS（B）。在圖中，S＝Source，G=Gate,D=Drain。雖然backgate圖上也有，但沒有說明。

　　MOS管的source和drain是可以對調的，他們都是在P型backgate中形成的N型區。在多數情況下，這個兩個區是一樣的，即使兩端對調也不會影響器件的性能。這樣的器件被認爲是對稱的。在對稱的MOS管中，對soure和drain的標註有一點任意性。定義上，載流子流出source，流入drain。因此Source和drain的身份就靠器件的偏置來決定了。有時晶體管上的偏置電壓是不定的，兩個引線端就會互相對換角色。這種情況下，電路設計師必須指定一個是drain另一個是source。

　　Source和drain不同摻雜不同幾何形狀的就是非對稱MOS管。製造非對稱晶體管有很多理由，但所有的最終結果都是一樣的。一個引線端被優化作爲drain，另一個被優化作爲source。如果drain和source對調，這個器件就不能正常工作了。

　　圖1.23A中的晶體管有N型channel所有它稱爲N-channel MOS管，或NMOS。P-channel MOS（PMOS）管也存在。圖1.23B中就是一個由輕摻雜的N型BACKGATE和P型source和drain組成的PMOS管。如果這個晶體管的GATE相對於BACKGATE正向偏置，電子就被吸引到表面，空穴就被排斥出表面。硅的表面就積累，沒有channel形成。如果GATE相對於BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的閾值電壓是負值。由於NMOS管的閾值電壓是正的，PMOS的閾值電壓是負的，所以工程師們通常會去掉閾值電壓前面的符號。一個工程師可能說，“PMOS Vt從0.6V上升到0.7V”， 實際上PMOS的Vt是從-0.6V下降到-0.7V。

本文引用自www.45it.com電腦軟硬件應用網