| 視頻輸入解碼模塊 視頻輸入解碼模塊由4個TVP5150型視頻解碼器及外圍電路組成，主要功能是將每一路CCD攝像頭採集輸入的標準PAL制電視模擬信號發送到視頻解碼器，完成視頻圖像的箝位及抗混疊濾波等預處理，模擬數字化轉及亮度/色度、水平/垂直同步等信號的分離，實現模擬視頻信號轉換爲數字並行信號BT.656碼流格式，TVP5150可將基帶模擬NTSC、PAL及SECAM視頻信號轉換成數字分量視頻信號，正常工作時的功耗僅爲115mW，售價比同系列TI產品更低，並且具有業界最小尺寸的32引腳超薄方型扁平封裝（TQFP）。TVP5151支持2個複合端子或1個S端子輸入，可輸出ITU－RBT.656，並支持Macrovision複製保護及高級VBI功能。 DM642視頻口0、1中的一部分（VP0/A、VP1/A）及視頻口2（VP2/A、VP2/B）分別掛接1個TVP5150，視頻採集的數據格式爲YUV4：2：2，分辨率爲CIF（352×288）大小，視頻輸入解碼模塊接口電路原理功能框圖如圖2所示。系統將2個電路的I2C總線接口SCL和SDA分別互連，TVP5150的視頻輸出口YOUT[0－7]和DM642 VPORT口的VPOD[9－2]相連，TVP5150的系統時鐘SCLK和DM642 VPORT口的VPOCLK0相連。由於採用ITU－R BT.656碼流格式，圖像的水平同步、垂直同步、場同步等同步信號已內嵌在視頻數據流中，並且考慮到DM642每個VPORT口預留的3個用以接收同步信號的VP0CTL[0－2]控制引腳，只能滿足一路視頻同步信號的要求，所以在設計過程中省略同步信號線的連接。 TVP5150雖然不支持縮放（Scaling）功能，但是可以截取屏幕的一部分再傳輸給DM642作後續的壓縮處理，具體操作是對應的寄存器中選擇視頻流的起始行和結束行，控制圖像的縱向長度，選擇單行的起始位置和結束位置並利用圖像的AVID功能控制圖像的水平寬度。 DM642對TVP5150內部寄存器的訪問通過I2C總線實現，在與TVP5150應答過程中需要從器件TVP5150的地址0x101110X1，其中X代表0或者1，並可以在系統上電時配置，TVP5150在上電時會根據YOUT[7]上的電位高低決定X代表0，還是1。這樣，TVP5150作爲從器件的地址只有2個：0x10111001和0x10111011。DM642要與4個TVP5150通信，一路I2C總線是不夠的，需要通過GPIO接口利用軟件模擬I2C總線時序，配置另外兩個TVP5150。 採集輸出的數字視頻數據送入DM642 VPORT端口的5120 Bytes大小的緩衝區，TVP5150本地時鐘的控制下通過EDMA通道自動向DM642 VPORT端口緩衝區單元發送數據，當採集完一場數據時產生DMA中斷，並在DMA中斷服務程序中根據實際需要完成相應的視頻處理，經過實時編碼壓縮後的視頻數據存儲到外部SDRAM中，硬件電路需要提供TVP5150所需要的14.31818 M赫茲時鐘頻率，DM642可通過I2C總線對TVP5150的參數進行設置。 音頻輸入採集模塊 音頻輸入採集模塊由2個PCM1801U型音頻採集電路及其外圍電路組成，主要功能是對由拾音器採集輸入的模擬音頻信號進行採樣，然後將其轉換爲DSP可以處理的數字音頻數據格式，PCM1801U是採用5V工作電壓的雙聲道16位音頻模/數（A/D轉換器，包括1個單端－差分模擬前端，1個5階Δ－Σ調製器（64倍重複取樣），1個內部高通數字均分濾波器。 DM642視頻口0、1中的剩餘部分（VP0/B、VP1/B）配置爲McASP，與1個PCM1801U連接，實現音頻的輸入採集功能。用PCM1801U的左、右2個16位音頻聲道獲取4路音頻通道的數字化數據，音頻採集的數據格式爲每路單聲道，44.1K赫茲採樣率，每個採樣數據用8位量化，採集輸出的數字音頻數據通過McASP傳給DSP的輸入緩衝區單元，當設定用於存放音頻採樣數據的緩存器滿時產生DMA中斷，並在DMA中斷服務程序中根據實際設定情況處理音頻數據，經過實時編碼壓縮後的音頻數據存儲到外部SDRAM中，DSP通過I2C總線實現對音頻採集電路的編碼，以控制採樣速率、音頻源、音量等具體參數，硬件電路需要提供音頻採集電路需要的工作時鐘，筆者使用的時鐘是11.2896M赫茲，音頻輸入採集模塊接口電路原理功能框圖如圖3所示。 核心DM642 DSP模塊 核心DM642 DSP模塊由1個TMS320DM642型數字媒體處理器及其外圍電路組成，主要對採集到內部輸入緩存的數字音、視頻數據流進行處理及壓縮，視頻圖像信號的壓縮一般屬於有損壓縮，同時系統又必須滿足編碼的實時性，所以採用定點DSP可較好地滿足整個壓縮系統對精度和速度的要求，該板卡設計採用的DM642是專門爲圖像視頻領域的應用而設計的，有完備的片外接口，能夠比較方便地擴展片外存儲器等外設。 C64xx系列DSP有大量的字節可設定的地址空間，程序代碼和數據可被存儲在統一標準的32位地址空間的任何位置。表1碩所示的內存映射顯示了本板卡採用的DM642處理器的地址空間，在默認狀態下，內部的寄存器從0x00000000地址空間開始存儲。一部分存儲器由軟件重新映射爲L2高速緩存。 DM642的EMIF有4個獨立的可設定地址的區域，稱爲電路使能空間（CE0－3）本板卡合併形成了64位長的外部存儲器端口，將地址空間分割成4個電路使能區，允許對地址空間進行8位、16位、32位和64位的同步或不同步存取。目前，板卡使用電路使能區CE0，並將其分配給64位的SDRAM總線。CE1－3的電路使能區暫不使用，可以作爲今後的擴展，以便分配給8位Flash、UART、FPGA和子板接口等使用。 本板卡在CE0空間連接了64位的SDRAM總線，與2個HY57V283220TP－6相連以構成SDRAM。每個HI57V283220TP－6均爲32位數據總線的SDRAM，其中，高32位存儲在1個SDRAM中，低32位存儲在另1個SDRAM中，從而滿足DM642 64位數據總線的要求，32MB的SDRAM空間用來存儲程序、數據和視頻信息。總線由外部PLL驅動設備控制，運行在133M赫茲的最佳狀態。SDRAM的刷新由DM642自動控制。 DM642可配置EMIF時鐘的原始值。本板卡的ECLKIN引腳選用默認值。也可通過分頻CPU時鐘控制EMIF的時鐘頻率。在初始化時通過對ECLKNSEL0和ECLKINSEL1引腳的操作進行設置，它們與EA19引腳和EA20引腳共同分享EMIF的地址空間。 |