《PCIE協議分析3-PCIE TLP包詳解》會分以下兩篇博客來講解：
- PCIE協議分析3-PCIE TLP包詳解1
- PCIE協議分析3-PCIE TLP包詳解2
一、回顧
上一節我們講解了PIO XAPP1052 XDMA三者聯繫和區別，大傢俱體知道了PIO XAPP1052 XDMA實現的基本功能後，就可以進入本節。
二、PCIE TLP簡介
Host與PCIe設備之間，或者PCIe設備與設備之間，數據傳輸都是以Packet形式進行的。事務層根據上層（軟件層或者應用層）請求（Request）的類型、目的地址和其它相關屬性，把這些請求打包，產生TLP，也就是Transaction Layer Packet。然後這些TLP往下，經歷數據鏈路層，物理層，最終到達目標設備。每個事務都需要通過一個或者多個TLP包實現。TLP主要由三部分組成：Header，Data和CRC。TLP都是生於發送端的事務層(Transaction Layer)，終於接收端的事務層。
（1）每個TLP都有一個Header， TLP Header長 3 或者 4 個 DW。事務層根據上層請求內容，生成TLP Header。Header內容包括發送者的各種相關信息，目標地址(該TLP要發給誰)、TLP類型(前面提到的諸如Memory read，Memory Write之類的)、數據長度(如果有的話)等等。
（2）Data Payload域，用以放有效載荷數據。該域不是必須的，因爲並不是每個TLP都必須攜帶數據的，比如Memory Read TLP，它只是一個請求，數據