本文爲明德揚原創及錄用文章，轉載請註明出處！
作者：軒工
四、時序邏輯電路
4.1 概述
4.2 D型鎖存器
4.2.1 工作原理
4.2.2 行爲建模
4.2.3 避免鎖存器
4.3 D型觸發器
4.3.1 工作原理
4.3.2 復位/置位D型觸器
4.3.3 行爲建模
4.4 寄存器
4.4.1 工作原理
4.4.2 行爲建模
4.5 移位寄存器
4.5.1 工作原理
4.5.2 行爲建模
4.6 計數器
4.6.1 工作原理
4.6.2 行爲建模
4.6.3 時序分析
4.7 狀態機
4.7.1 概述
4.7.2 SFC
4.7.3 狀態機描述
4.7.4 狀態機實現
4.7.5 狀態機圖示
五、算術運算電路
5.1 加法器
5.1.1 半加器工作原理
5.1.2 半加器行爲建模
5.1.3 1位全加器工作原理
5.1.4 1位全加器行爲建模
5.1.5 1位全加器行圖示
5.2 減法器
5.2.1 原碼
5.2.1 補碼
