時鐘線(scl)高電平時,如果有沿產生,sda,上升沿起始,下降沿停止,因此,傳數據時,時鐘線高電平,sda保持穩定,低電平數據變化。
I2C簡單說明
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
常見電平轉換電路--超簡單
pxw1992
2020-07-07 17:34:18
模擬電路全系列複習題 惡補知識點
cpu_code
2020-07-07 08:09:56
Verilog/數電 知識點隨記(3)
xidian_hxc
2020-07-06 08:23:58
Verilog/數電 知識點隨記(2)
xidian_hxc
2020-07-06 08:23:58
Spartan-6 -XC6SLX9/Verilog 數字鐘
module digitalclk( input clk,//時鐘 input reset,//復位 input set_m,//分鐘調時
attitude_y
2020-06-15 11:55:36
數電Day06:主從觸發器和邊沿觸發器,觸發器的邏輯符號,時序波形
无在无不在
2020-06-14 23:52:22
數電5_4——觸發器總結
必修居士
2020-06-04 13:58:16
數電5_3——邊沿觸發的觸發器
必修居士
2020-06-04 13:58:16
數字電子技術之觸發器
Mr.郑先生_
2020-06-04 00:44:39
組合、時序邏輯電路中的競爭—冒險現象
CuteBaBaKiller
2020-05-30 22:09:24
關於鎖存器、觸發器、寄存器
CuteBaBaKiller
2020-05-30 22:09:24
靜態時序分析(STA)基礎
CuteBaBaKiller
2020-05-30 22:09:14
數字電子技術之邏輯函數的化簡及表示
Mr.郑先生_
2020-05-25 23:06:24
數字電子技術之邏輯門電路
Mr.郑先生_
2020-05-23 14:44:09
【教程】數電基礎與Verilog設計(二)
MDYFPGA
2020-05-19 10:45:25