僅供參考，不可轉載！！！
有任何問題可以留言小編，謝謝！！！
第二章 計算機中數據信息表示練習題參考題答案
一、填空題
- 數的編碼表示有 、 、 和 表示。
原碼、反碼、補碼、移碼 - 數的小數點表示有 、 表示。定點、浮點
- 150.4D= B ，1001.01B= D 。10010110. 0110011B 9.25D
- 7／16D= B，19／64D＝ B。0.0111B 0.010011B
- [＋0000000]原= ，[＋0000000]原 。（機器字長8位）
0，0000000 1，0000000 - 設機器字長5位，十進制數7的原碼= ，十進制數-7的原碼= 。
- 計算機系統是由 系統和 系統組成的；硬件系統由
和 組成。硬件 軟件 主機 外設 -
是指存儲器中所有存儲單元的總數目。存儲容量 - CPU的工作節拍受主時鐘控制，主時鐘不斷產生固定頻率的時鐘，主時鐘的頻率（f）叫CPU的 。度量單位是MHz或 。主頻 GHz
-
指處理機運算器中一次能夠完成二進制數運算的位數。處理機字長
二、判斷題
（ √ ）1. 零的原碼錶示不唯一。
（ √ ）2. 引入補碼的目的是變減法爲加法。
（ √ ）3. 正數：原碼、反碼、補碼錶示都相同
（ √ ）4. 負數求補的規則：對原碼，符號位保持不變，其餘各位變反，末位加1。
（ × ）5. 負數求補的規則：對原碼，符號位保持不變，其餘各位變反。
（ √ ）6. 零的補碼錶示唯一。
（ × ）7. 零的補碼錶示不唯一。
（ √ ）8. 移碼主要用來表示浮點數的階碼。
（ √ ）9. 移碼與補碼，僅符號位相反，其餘各位相同。
（ √ ）10. 移碼錶示實際是把真值映射到了正數域，可按無符號數比較大小。
（ × ）11. 在數的移碼錶示中x>0，符號爲0；x<0，符號爲1。
三、簡答題
- 寫出機器字長8位，原碼錶示所對應的十進制整數和小數的表示範圍。
解：機器字長8位，原碼錶示所對應的二進制定點整數的最大值爲0,1111111;
最小值爲1,1111111，故其表示的十進制範圍爲－127≤x ≤ +127
或－128 ＜ x ＜+128
機器字長8位，原碼錶示所對應的二進制定點小數的最大值爲0.1111111;
最小值爲1.1111111，故其表示的十進制範圍爲－(1-2-7 ) ≤ x ≤ 1 -2-7
或：－1 ＜ x ＜+1 - 機器格式爲×,×××;×.××××××，寫出[X]原=±11/32的規格化浮點表示
X= +11/32= +（23 ＋2＋1）／25 ＝+(2-2＋2-4 ＋2-5)
=+ 0.01011B ＝ +0.1011× 2-1
[X]原＝1,001;0.101100
X= -11/32= -（23 ＋2＋1）／25 ＝-(2-2＋2-4 ＋2-5)
= - 0.01011B ＝ -0.1011× 2-1
[X]原＝1,001;1.101100 - 機器格式爲定點：×.×××××××，寫出X＝＋9/128和X＝－9/128的定點表示。
X=+ 9/128=+(23+20)/27=+(2-4+2-7)
表示爲定點小數爲0.0001001
X=- 9/128=-(23+20)/27=+(2-4+2-7)
表示爲定點小數爲1.0001001
第三章 運算方法和運算練習題參考答案
一、填空題
-
一個 C語言程序在一臺32位機器上運行。程序中定義了三個變量 xyz，其中x和z是 int型（32位），y爲short 型（16位）。當x=127，y=-9時，執行賦值語句 z=x+y後，z的值是 。00000076H
-
原碼一位乘，數據的符號不能同數值位一同參加運算，而需單獨處理，兩原碼錶示的數相乘，其結果的符號是兩數符號的 。異或
-
全加器有輸入端3個，它們分別是 、 和 ；輸出端2個，它們分別是 和 。本位操作數1 本位操作數2 低位來的進位 本位和 本位向高位的進位
-
串行加法器中，進位 ，並行加法器中，進位 ，採用並行進位鏈後才能使進位 。串行 串行 並行
二、判斷題
（ √ ）1. 補碼加減運算中，數據的符號同數值位一起參加運算。
（ × ）2. 原碼一位乘，數據的符號同數值位一起參加運算。
三、簡答題 -
補碼加減運算中，如何判斷溢出？
一般用雙符號位進行判斷，符號位00, 表示正數, 11 表示負數
結果的符號位爲01時，稱爲正溢；爲10時，稱爲負溢。 -
規格化浮點補碼加減運算的步驟是怎樣的？
-
對階：小階向大階看齊 要使兩數的階碼相等，可通過移動尾數來進行
-
尾數求和
-
規格化：在進行浮點數加減運算時，如果尾數的符號位爲01或10，並不一定代表溢出，而是需要進行規格化。
-
舍入 對階，右規時，都要右移尾數，使尾數的低位丟失，造成誤差，故都要進行舍入處理
-
溢出處理 浮點數有其表示範圍，只有超過此表示範圍，階碼溢出，纔是溢出。
四、計算
1．X=0.1011 Y=0.1001 用補碼規則求X±Y=?
解：[X]補=00.1011 [Y]補=00.1001 [-Y]補=11.0111
[X]補 00.1011 [X]補 00.1011
+[Y]補 00.1001 +[-Y]補 11.0111
[X+Y]補 01.0100 [X-Y]補 00.0010
兩符號位相異，正溢出 兩符號位相同，無溢出，則X-Y= +0.0010 -
X= - 0.1011 Y= - 0.1001 用補碼規則求X±Y=?
解：[X]補=11.0101 [Y]補=11.0111 [-Y]補=00.1001
[X]補 11.0101 [X]補 11.0101
+[Y]補 11.0111 +[-Y]補 00.1001
[X+Y]補 10.1100 [X-Y]補 11.1110
兩符號位相異，負溢出 兩符號位相同，無溢出，X-Y= - 0.0010 -
被乘數爲-0.1101，乘數0.1011, 求x×y（給出計算步驟）。
部分積A 乘數B 被乘數C
00.0000 1011 0.1101
- 00.1101
00.1101 部分積和乘數均右移一位
00.0110 1101 - 00.1101
01.0011 部分積和乘數均右移一位
00.1001 1110 - 00.0000
00.1001 部分積和乘數均右移一位
00.0100 1111 - 00.1101
01.0001 部分積和乘數均右移一位
00.1000 1111
結果的符號位爲1 ⊕ 0 = 1
故結果x×y = -0.10001111
- 設浮點數格式爲××,×××;××.×××××××，X=-19/128 Y=107/128，用浮點補碼規則求X±Y=？
解：X = -19/128 = -（24+21+20）/27 = -(2-3+2-6+2-7) = -0.0010011 = -0.10011×2-2
Y = 107/128 = +(26+25+23+21+20)/27 = +(2-1+2-2+2-4+2-6+2-7)=+0.1101011×20
[X]補 = 11，110；11.0110100 [Y]補 = 00,000; 00.1101011
[-Y]補 = 00,000; 11.0010101
求[X+Y]：
（1）對階： [ X] 補= 00,000; 11.1101101
（2）尾數求和 11.1101101
- 00.1101011
00.1011000
（3）規格化 [X+Y]補的尾數已經是規格化的了
（4）舍入 無舍入
（5）溢出處理 無溢出，[X+Y]補 = 00，000； 00.1011000。
求[X-Y]：
[X-Y]補 = [X]補 + [-Y] 補
尾數求差 11.1101101 - 11.0010101
11.0000010 已經規格化
故：[X-Y ]補= 00，000； 11.0000010
- 設浮點數格式爲××.×××; ××. ×××××，x= 29/32×27 y= 5/8×25 ，用浮點補碼規則求X±Y=？
x=0.11101×2111，y=0.101×2101
[x]補=00,111;00.11101 [y]補= 00,101;00.10100 [-y]補= 00,101;11.01100
[△J]補=[Jx]補+[-Jy]補=00.111+11.011 =00.010
△J=+2
對階得：[y]補 = 00,111;00.00101 [-y]補 = 00,111;11.11011
尾數求和得： [x+y]補=00,111; 01.00010
尾數求差得： [x-y]補=00,111; 00.11000
對[x+y]補進行規格化：[x+y]補=.*; 00.10001 溢出
對[x-y]補進行規格化：[x-y]補=00,111; 00.11000 已規格化
故：[x+y]補 溢出；[x-y]補=00,111; 00.11000
第四章 指令系統練習題答案
一、填空題
-
是指一臺計算機中所有機器指令的集合。指令系統 - 計算機根據其指令系統的複雜程度可分爲 計算機和 計算機。
複雜指令系統、簡單指令系統 - 一條指令由 和 兩部分組成。操作碼、操作數地址碼
- 指令的 指明本條指令的操作功能， 指出該條指令涉及的操作數的地址。操作碼、操作數地址碼
- 一般說來，一個包含n位的操作碼最多能夠表示 條指令。2^n
- 操作碼有三種組織方式，它們是 、 和
。定長的操作碼、變長的操作碼、操作碼與操作數地址有所交叉 - 計算機操作數的來源、去處通常爲 、 和 。
CPU內部的通用寄存器、內存的一個單元 和 外設接口中的寄存器。 - 指令中給出的地址稱爲 ，操作數的真實地址稱爲 。
形式地址、有效地址
二、判斷題
（ √ ）1.指令格式與機器字長，存貯器容量及指令功能都有很大關係。
（ × ）2.不同計算機，其操作碼的編碼和位數相同。
（ √ ）3.確定指令字長的原則是指令字長儘可能短，節省內存空間，提高執行速度，提高代碼利用率。
（ × ）4. 確定指令字長的原則是指令字長儘可能長，表示的與指令相關的信息多。
（ √ ）5. 確定指令字長的原則是指令字長等於字節的整數倍，以避免存貯空間的浪費。
（ √ ）6. 在設計機器時，一般追求指令字長可變，這樣可節約存貯空間，提高機器效率，但控制複雜，成本高。
（ × ）7. 在設計機器時，一般追求指令字長固定，這樣可節約存貯空間，提高機器效率，但控制複雜，成本高。
（ √ ）8. 複雜指令系統計算機（CISC）指令系統功能強，指令條數多，指令系統龐大，研製週期長，系統效率低。
（ √ ）9. 簡單指令系統計算機（RISC）指令系統儘可能簡單，儘可能減少指令的執行時間以提高效率（多用寄存器指令，少用訪內指令，指令格式一致，尋址方式簡單）。
（ √ ）10. 簡單指令系統計算機（RISC）只保留功能簡單的指令，功能較複雜的指令用子程序來實現。
三、簡答題 - 計算機中操作數來源、去處有哪些？
立即數，在指令中已經給出，讀取指令時就取得了操作數，只能作爲來源；
CPU中的通用寄存器，在CPU內的寄存器中，CPU執行時可從寄存器中獲得，不需要再訪問內存，速度快；
存儲器操作數，在內存中，可通過直接尋址、間接尋址等方式取得，CPU執行時要再次訪問內存，速度慢。
外設接口中的寄存器，在外設接口中，用於外設的輸入輸出操作，速度最慢。 - 不同的計算機，其用途不同，系統結構不同，採用的硬軟件技術不同，其指令系統的功能也不同，但其指令不外乎哪幾類？
- 算邏運算類
- 數據傳送類
- 指令控制類
- I/O類
- 其它：停機
上述5項不分先後次序
四、分析與設計 - 一臺處理機具有如下指令格式：
3位 ６位 ３位 ３位
X OP 源寄存器 目標寄存器 地址
指令格式表明有８個通用寄存器（長度16位），X指定尋址模式，主存實際容量爲128k字節。
⑴ 假設不用通用寄存器也能直接訪問主存中的每一個單元，並假設操作碼域OP=6位，請問地址碼域應分配多少位？指令字長度應有多少位？
⑵ 假設X=111時，指定一個通用寄存器用做基址寄存器，請提出一個硬件設計規劃，使得系統利用被指定的通用寄存器能訪問1M主存空間中的每一個單元。
解：（1）因爲2^17=128K，所以地址碼＝17位, 操作碼＝６位
指令長度＝17 + 3 + 3 + 6 + 3 = 32位
（2）此時指定的通用寄存器用作基址寄存器（16位），但16位長度不足以覆蓋1M字地址空間。
將通用寄存器左移４位，低位補０，形成20位基地址。然後與指令字形式地址相加得有效地址，可訪問主存1M地址空間中任何單元。 - 指令格式如下所示。OP爲操作碼字段，試分析指令的格式，回答下列問題。
（1）該指令系統最多可有多少條指令？
（2）根據指令格式可知最多可有多少個源寄存器？
（3）根據指令格式可知最多可有多少個變址寄存器？
（4）根據指令格式可知該指令是幾地址指令？
（5）根據指令格式可知兩個操作數分別存儲在哪裏？
解：（1）操作碼是從D26位到D31位,共6位，2^6=64，故該指令系統最多可有64條指令
（2）表示源寄存器是從D18到D22位，共5位，2^5=32，故最多可有32個源寄存器
（3）表示源寄存器是從D16到D17位，共2位，2^2=4，故最多可有4個源寄存器
（4）二地址指令
（5）一個操作數在源寄存器，另一個操作數在存儲器中（由變址寄存器內容+偏移量決定）。
3. 某指令系統的指令字長12位，每個地址碼長3位，試提出一種設計方案，使該指令系統有4條三地址指令，8條二地址指令，128條單地址指令，32條零地址指令。
解：設計如下：
三地址 0 ×× D1 D2 D3 4
二地址 1 00 ××× D1 D2 8
單地址 1 01 ×××××× D1 64
單地址 1 10 ×××××× D1 64
零地址 1 11 ××××× 0000 32
第五章 存儲器練習題參考答案
一、填空
-
存儲器用於存放暫時不用的程序和數據，其特點是容量大、速度較低、CPU不能直接讀寫。外（輔助） -
存儲器用於存放當前運行的程序和數據，是主機一部分，其特點是速度較高，CPU可直接讀寫。內（主、cache） -
半導體存儲器按存取方式分爲 和 。按存儲原理分爲
和 。ROM 、RAM、 靜態（SRAM）、動態（DRAM） -
ROM主要分爲 、 、 、 。
MROM 、PROM 、EPROM 、E2PROM -
存儲器層次結構主要由高速緩衝存儲器 、 和 組成。
Cache、主存儲器、輔助外存 -
存儲器片內譯碼方式分爲 和 方式
單譯碼方式（一維譯碼）、雙譯碼方式（二維譯碼） -
動態DRAM的刷新方式有 、 和 。
集中式、分散式、和異步式 -
提高存貯器性能的技術主要有 、 、 和
。雙端口存儲器、主存多體交叉存取方式、高速緩衝存貯器Cache
、虛擬存貯器（Virtual Memory） -
Cache的理論基礎是 原理。程序的局部性
-
程序的局部性原理包括程序 局部性和 局部性兩個方面。
空間局部性 時間局部性 -
假設某計算機的存儲系統由Cache和主存組成，某程序執行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是 。95%
-
Cache地址映射常用的方式有 、 、和 。
直接映射、全相聯映射、組相聯映射
二、判斷題
（ √ ）1. 存儲器片內譯碼方式採用雙譯碼結構，不能節省地址線的數目，但可以節省地址選擇線的數目。
（ × ）2. 靜態SRAM和動態DRAM都是非破壞性讀出。
（ √ ）3. 靜態SRAM是非破壞性讀出，不需要重寫；動態DRAM是破壞性讀出，需要刷新。
（ √ ）4. 動態DRAM兩次刷新時間間隔不能超過允許時間2ms。
（ √ ）5. 刷新優先於訪存，但不能打斷訪存週期。
（ × ）6. 在刷新期間內，可以訪存。
（ √ ）7. 引入高速緩衝存貯器Cache的目的是提高內存速度，解決內存與CPU速度不匹配的問題。
（ × ）8. 刷新優先於訪存，所以可以打斷訪存週期。
（ √ ）9. 存儲器層次結構中越靠近CPU的存儲器數量越少、存取速度最快，價格越高。
（ √ ）10. 存儲器層次結構中越遠離CPU的存儲器數量越多、存取速度最慢，價格越低。
三、簡答 -
存儲器層次結構包含了哪些層？分別解決了存儲系統的哪些問題？
答：寄存器 、高速緩衝儲存器（cache）、主存儲存器、輔助外存。
緩存與主存層次，主要解決：cpu和主存速度不匹配
主存與輔存層次， 主要解決：存儲系統的容量問題 -
MOS型RAM分爲靜態SRAM和動態DRAM，它們各有哪些特點？分別用於哪種類型的存儲器？
靜態SRAM特點是集成度低（高/低），功耗大，不需要（需要/不需要）刷新，速度快，價格高。
動態DRAM需要（需要/不需要）刷新。集成度高，比靜態RAM功耗低，價格便宜。
靜態SRAM通常用於高速緩衝存儲器，而動態DRAM通常用於普通內存。 -
ROM主要有哪些類型？簡述其各自的特點。
答：① 掩膜只讀存儲器: 在製造過程中，將數據燒錄於線路中，其內容在寫入後就不能更改。
② 可編程只讀存儲器：內部有行列式的鎔絲，視需要利用電流將其燒斷，寫入所需的數據，但僅能寫錄一次。
③ 可擦除只讀存儲器：可利用高電壓將數據寫入，擦除時將線路曝光於紫外線下，則數據可被清空，並且可重複使用。
④ 可電改寫的只讀存儲器：使用高電場抹除數據。 -
什麼叫刷新（Refresh）？靜態SRAM和動態DRAM都需要刷新嗎？
在利用電容上的電荷來存儲信息的動態半導體存貯器中，由於漏電使電容上的電荷衰減，需要定時（2ms）重新存貯，這個過程叫刷新。
靜態SRAM不需要刷新，動態DRAM需要刷新。 -
動態隨機存儲器主要有哪幾種刷新方式？簡要說明各種刷新方式的特點？
動態隨機存儲器主要的刷新方式有集中式、分散式、和異步式。
（1）集中式
在允許的最大刷新時間間隔2ms內，集中安排刷新時間。其特點是存取週期不受刷新影響，速度快。存在“死區”，刷新時間內不能讀/寫；
（2）分散式
把系統的存取週期分成兩部分：一部分讀/寫，一部分刷新，每次讀出信息後，立即對它刷新。無“死區”，系統存取週期長，降低了整機的運算速度，不適於高速緩衝存貯器。
（3）異步式
以上兩種方式的結合，在2ms的時間內，把存貯單元分散地刷新一遍。折中，使用較多。 -
什麼是程序的局部性原理？
⑴ 時間上的局部性
如果某一地址空間的程序被訪問，則近期它可能還會被再次訪問。如：循環結構的程序
⑵ 空間上的局部性
如果某一地址空間的程序被訪問，則它附近的程序有可能被訪問，如：順序結構程序 -
虛擬存貯器的理論依據是怎樣的？
一個程序運行時，在一小段時間內，只會用到程序和數據的很小一部分，僅把這部分程序和數據裝入主存儲器即可。更多的部分可以在用到時隨時從磁盤調入主存。在操作系統和相應硬件的支持下，數據在磁盤和主存之間按程序運行的需要自動成批量地完成交換。
四、分析與設計 -
設有一個具有24位地址和16位字長的存儲器，問：
（1）該存儲器能存儲多少個字節的信息？
（2）如果存儲器由4M ×4位SRAM芯片組成，需要多少片？
（3）需要多少位地址作芯片選擇？
（4）需要多少位做片內地址線？
解：（1）存儲字數爲2^24=16M，故能存儲32M個字節的信息。
（2）所需芯片數爲16/4 × 16/4=16片。
（3）地址總線的低22位可以直接連到芯片的22個地址線管腳，而地址總線的高2位需要通過譯碼器進行芯片選擇。存儲器組成方案爲位並聯與地址串聯相結合的方式。
（4） SRAM芯片的尋址範圍爲4M，需22條地址線。 -
用1K×4的2114組成8K×8的存儲器，並與CPU連接，並寫出每片芯片的地址範圍。
地址範圍：8K，13位
0,1片：000 0000000000B～000 1111111111B 即 0000H~03FFH
2,3片：001 0000000000B～001 1111111111B 即 0400H~07FFH
4,5片：010 0000000000B～010 1111111111B 即 0800H~0BFFH
6,7片：011 0000000000B～011 1111111111B 即 0C00H~0FFFH
3. 某機CPU可輸出數據線8條，地址線20條，控制線1條（W’E）。目前使用的存儲空間爲 64KB，其中： 16KB爲 ROM，擬用 8K × 8位的 ROM芯片；48KB爲RAM，擬用16K × 4位的 RAM芯片。
（1）需要兩種芯片各多少片？
（2）寫出ROM和RAM的地址範圍。
解： （1）需要ROM芯片2片，RAM芯片6片。
（2）ROM的地址範圍爲
ROM1：0000000000000000B～0001111111111111B即 0000H—1FFFH
ROM2： 2000H—3FFFH
RAM的地址範圍爲
RAM1，RAM2 ：01000000000000000B～0111111111111111B
即4000H～7FFFH
RAM3，RAM4 ：8000H～BFFFH
RAM5，RAM6 ：C000H～FFFFH
第六章 控制器練習題參考答案
一、填空
-
是整臺計算機的指揮系統，它指揮和控制全機的各個部分，使他們有條不紊的工作。控制器
2．取指剛開始時，PC中包含的是 。取指完成後，PC中包含的則是 。現行指令的地址，後繼指令的地址
3．指令從內存中取出後，要放到控制器的 中，然後被分析，由控制器發出各種控制信號，控制有關功能部件執行指令。 IR
4． 分析指令所代表的操作，產生相應的控制信號。指令譯碼器ID
5. 控制器的功能包括 、 、 、 、
。取指令、分析指令、執行指令、控制主機與I/0設備交換信息、中斷控制
6．據微操作信號的產生方式不同，可把控制器分成 和 兩大類。
組合邏輯控制器、微程序控制器
7. CPU中的專用寄存器主要有 、 、 、 、
。
指令寄存器（IR）、程序計數器（PC）、 存儲器地址寄存器（MAR）、存儲器數據寄存器（MDR）、 狀態標誌寄存器（PSW）
8. 從取指開始，到執行完該指令所需的全部時間稱爲 。指令週期
9. 指令週期一定包含 、 週期，還可能包含 、 週期。
取指、執行、間址、中斷
10.CPU執行一個基本操作所需的時間稱爲 ，其一般以CPU在內存中讀取一個指令字的最短時間來規定。 機器週期（CPU週期）
11. 機器主頻16M，平均每條指令的執行時間爲2個機器週期，每個機器週期由2個時鐘週期組成，機器的速度爲 MIPS。4
12. 加速指令執行的方法是 、 。重疊 流水
13. 指令的 控制的思路是將一個複雜過程分成多個需時相等的子過程，每個子過程由一個獨立的功能部件完成。流水
14. 在一個時鐘週期內一條流水線可執行一條以上的指令。一條指令分爲十幾段指令來由不同電路單元完成，這種流水線稱爲 流水線。超標量
二、判斷題
（×）1. 重迭不僅能加快一條指令的實現，只能加快相鄰兩條指令或一段程序的實現。
（√）2. 實現重迭，須以不增加功能部件（如：取指、分析、執行等）爲前提。
（√）3. 流水線只能使用一套功能部件，要保證流水線的效率，必須使流水線不斷流。
（√）4. 能用“關中斷”指令來屏蔽的，只是可屏蔽中斷，非屏蔽中斷，不能用“關中斷”來屏蔽。
（×）5. “關中斷”指令能屏蔽所有類型的中斷。
（√）6. CPU響應中斷後就“關中斷”，外來更高級別的中斷需要中斷處理時再響應。
（√）7. 非屏蔽中斷一旦發生，CPU必須馬上響應，因此，不能用“關中斷”來屏蔽。
（×）8. 對中斷源排隊判優，不能由硬件實現，只能由軟件實現。
（√）9. 對中斷源排隊判優，可由硬件實現，亦可由軟件實現，硬件實現速度快，軟件實現速度慢。
三、簡答
-
控制器的主要功能有哪些？
取指令、分析指令、執行指令、控制主機與I/0設備交換信息、中斷控制 -
CPU中的專用寄存器主要有哪些？
指令寄存器（IR）、程序計數器（PC）、 存儲器地址寄存器（MAR）、存儲器數據寄存器（MDR）、 狀態標誌寄存器（PSW）
3.加法指令ADD R1,@R0，其含義爲:((R0))+(R1)→R1 ，根據如圖所示的數據通路，分析指令的執行過程。
取指令: (PC)→MAR，Read
M[MAR]→MDR
(MDR)→IR
(PC)+1→ PC
分析指令: OP(IR) →ID
執行指令: (R0) →MAR，Read
M[MAR]→MDR
(MDR)→ Y
(R1) → ALUr
＋
(Z) →R1 -
爲什麼要有中斷系統？
答：提出採用中斷的原因主要爲：
①處理異常情況或特殊請求
②提高CPU的效率
③實時控制需要 -
什麼是中斷？中斷與“轉子”有何區別？
答：中斷指計算機在運行過程中，遇到一些異常情況或特殊請求，CPU能暫停正在執行的程序，轉去爲外來請求服務，並在服務結束之後，自動返回原程序的過程或功能。
中斷與“轉子”的區別：
①“轉子”是事先安排的，而中斷多是隨機的；
② 主－子程序在功能上一般有聯繫，而被中斷的程序和中斷服務程序可以沒有任何聯繫；
③中斷過程較“轉子”過程複雜。 -
CPU響應中斷後，一開始就“關中斷”，爲什麼？
答：CPU在運行一些重要程序時，或在保護現場、恢復現場時，一般不希望外界干擾，於是就關掉中斷。等進入中斷處理時再開中斷，以便能相應外來更高級別的中斷。 -
什麼是中斷源的排隊判優？
按中斷源的重要性，給每個中斷源確定一個優先級，按優先級大小，給每個中斷源排隊，CPU響應時，先響應優先級高的中斷請求。故CPU在響應中斷前，須先對中斷源進行排隊判優。
四、分析與計算
1.中斷響應順序1→2→3→4，CPU在爲1服務時，來了2的請求，爲2服務時，來了3的請求，依此類推。處理優先次序爲：1→3→4→2，如何處理？給出屏蔽字，畫出中斷過程示意圖。 -
機器共有4級中斷，中斷響應次序爲1→2→3→4，處理次序爲1→3→4→2，CPU在爲中斷1服務時，同時來了2、4的請求，在處理4未完時，又來了3的請求。給出屏蔽字，畫出中斷過程示意圖。
-
機器共有4級中斷，中斷響應次序爲1→2→3→4，若處理順序爲1→4→2→3，CPU在爲1服務時，同時來了2、3、4的請求。給出屏蔽字，畫出中斷過程示意圖。