目錄
筆記是思考的迭代積累。
目的：資源積累
方式：熟練的寫關鍵詞、使用不多但重要的（通常理解不太深刻），名詞解釋
歡迎大家互相交流，共同促進理解，提升專業技能。
一、原理圖階段
（1）網標連通完整性
- 網標浮地：編譯原理圖，提前調出查看message；
- 兩處網標不一致（例如空格和下劃線混淆）：打開“參數管理器（參數選擇：網絡）”，查看該網標的使用頻次，僅僅只使用了一次的自建網標（不是芯片管腳自己的網絡）要特別注意，逐一排查；
- 直接連線沒有聯通（中間斷了一小截）：逐一排查，需要手動一個個雙擊identity，這種的命名一般爲NetU1_A8（u1芯片的A8引腳）。若有連接，則彈窗爲兩個引腳聯通視圖；若沒有連接，則彈窗爲一個引腳視圖。如下圖1、2。
二、PCB階段
（1）基本原則
- 20H原則
- 原因：電源平面和地平面相互耦合RF能量，導致邊緣磁通泄露；
- 期望：抑制邊緣輻射效應，提高EMC，使得電場只在gnd層範圍內傳導；
- 10H磁通泄露顯著改變，20H抑制70%，100H抑制98%；
- 不知道gnd和power的實際間距，建議內縮50mil；
- AD軟件裏間距默認是0.036mm，0.8mm算是20H，50mil=1.27mm，算是35H。
- 3W原則
- 場景：50歐姆特性阻抗傳輸線；
- 效果：使信號間的串擾減少70%；
- 應用：時鐘線、差分線、視頻/音頻信號線、復位信號線。
（2）電源平面層疊
- 如果相鄰平面都是電源，要避免銅皮或者走線平行處理，平行的話會產生電勢。
解決方法：錯開點，不要重疊；中間加地層；重疊部分變爲和上層同一個電源。
（3）載流能力
- 2.54mm=100mil；
- 銅線載流能力：表層1oz（35mil的厚度）20mil@1A，內電層0.5oz，40mil@1A；
- 空間較小時使用8-14/6-12，關鍵部位多打幾個，增大載流能力，注意電流不聽話，不是均勻分配的；
- 過孔通流能力如表1：
| 孔內徑（mil） | 孔外徑（mil） | 設計推薦值（A） |
| 10 | 20 | 1.0 |
|
12 |
24 | 1.2 |
| 16 | 30 | 1.4 |
| 20 | 40 | 1.5 |
（4）規則設置
- 注意放置過孔的間距，間距最好是保證我們的兩個過孔之間最少能夠穿過一根線；
- 設置內電層的保護環7mil；
- 大絲印：高30mil，寬5mil；小絲印：高15mil，寬3mil，字體serif。
（5）整體佈局
- 電源線距
- 電源線和信號線間距要超過20mil，這樣干擾較少，否則靠近3.3V電源線走一條GND，屏蔽對信號線的干擾；
- 並行電源線，若壓差差距不大，可以距離近些，若差的大可以距離遠點，可以以線寬度的2分之一，3分之一，4分之一，5分之一做距離。當然了，條件滿足的話，越大越好。
- 安裝孔
- 安裝孔下面的平面層挖空，後期防止螺釘磨損接觸到平面層導通；
- 儘量給安裝孔四周留較大空間，至少5mm。
（6）差分走線
- 遇到阻抗匹配，參考：阻抗匹配設計_ SI9000 學習筆記；
- 蛇形走線快捷鍵：TR；
- 高速線使用arcs（圓弧）；
- 最大幅值 Max Amplitude < 30mil（1mm）；
- 間隔 Gap > 3w（差分等長要 gap>=4w）；
- 調節快捷鍵：幅度 < ，gap間隔 3/4 ，弧度 1/2（字母上邊的數字，不是小鍵盤）；
- 若連線分段了，不是一條完整的線，則只能在每一段上分別走TR，或者重新連一下，一下走完。
（7）敷銅
- 電氣
- 信號完整性要求，給高頻數字信號一個完整的迴流路徑，並減少直流網絡的佈線；
- 數字電路中存在大量尖峯脈衝電流，而地網絡的干擾能量U=I*R，因此降低地線阻抗尤爲重要。所謂抗干擾有很大一部分是通過降低地線阻抗實現的，因此大量的鋪銅或者完整的地平面能夠降低地線阻抗，從而增強系統的抗干擾能力；
- 對於電源來說，其傳輸路徑包括電源路徑和迴流路徑地，整個傳輸路徑的壓降U=I*R，該路徑上的直流電阻R越低，壓降就越低。因此大量的鋪銅能夠降低電源傳輸路徑上的直流電阻，減小電源迴路面積，從而降低其壓降，提高電源的傳輸效率；
- 鋪不鋪：如果表層器件、佈線較多， 很難保證銅箔完整，還會帶來內層信號跨分割問題，那就放棄鋪銅。
- EMC
- 對於大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如屏蔽層地PGND起到防護作用；
- 鋪不鋪：上下兩層表面鋪地對EMC有好處，但是鋪銅要儘量完整，避免出現孤島。所以，如果不完整、離散大，那就放棄鋪銅。
- 散熱
特殊器件安裝要求鋪銅增加散熱，主芯片、電源下邊一般要有幾層的鋪銅。
- 工藝
- 爲了保證電鍍效果、或層壓不變形，在走線層空白地方也是要進行鋪銅；
- 大部分是用實心銅的 ，屏蔽性方面也比較好，網格銅一般常見在FPC軟板上面。
（8）快捷鍵（Altium Designer）
- 多根走線：TTM或者PM
- 蛇形走線：TR
- 柵格步進大小（移動元器件精度）：ctrl+g
- 絲印整體位置調整：AP
- 取消高亮：shift+c
- 原理圖中局部打斷走線：E+W（Break Wire）
- 捕獲中心：shift+e
（9）後期檢查
- PCB檢查連線接觸不良，線寬0.1mil，過孔4-6mil；
- 3D視角查看平面層、敷銅、安裝孔破壞銅皮處，是否存在尖角，防止天線效應；
- 絲印標明二極管、LED正負端，可以約定絲印靠近端即爲正極；
- 最好做自己風格的一張checklist。
∑ 後期學習中若遇到其他的重點、注意點，會不斷積累補充~