CPU緩存
CPU緩存是位於CPU與內存之間的臨時存儲器，它的容量比內存小的多，但是交換速度比內存快得多。高速緩存主要是爲了解決CPU運算速度與內存讀寫速度不匹配的矛盾，因爲CPU運算速度比內存快得多，這樣會使CPU花費很長時間等待數據或者將數據寫入內存，當CPU調用大量數據時，可以先從緩存中調用，從而加快讀取速度。
CPU多級緩存
在CPU緩存出現不久，隨着系統越來越複雜，高速緩存和主內存之間的速度被拉大，直到加入了另一級緩存，新加入的這級緩存比第一緩存更大，並且更慢，而且經濟上不合適，所以有了二級緩存，甚至是三級緩存。每一級緩存中所儲存的全部數據都是下一級緩存的一部分，這三種緩存的技術難度和製造成本是相對遞減的，所以其容量也是相對遞增的。當CPU要讀取一個數據時，首先從一級緩存中查找，如果沒有找到再從二級緩存中查找，如果還是沒有就從三級緩存或內存中查找。一般來說，每級緩存的命中率大概都在80%左右，也就是說全部數據量的80%都可以在一級緩存中找到，只剩下20%的總數據量才需要從二級緩存、三級緩存或內存中讀取，由此可見一級緩存是整個CPU緩存架構中最爲重要的部分。
CPU緩存一致性
多核CPU的情況下有多個一級緩存，如何保證緩存內部數據的一致,不讓系統數據混亂。這裏就引出了一個一致性的協議MESI。
CPU中每個緩存行使用四種狀態進行標記
- M(被修改，Modified):
該緩存行只緩存在該CPU緩存中，並 且是被修改過的，與主內存數據不一 致，緩 存行的數據需要在未來某個時 間點寫回主內存。當被寫回主內存 之後，該緩存行就會變成獨享狀態。
- E(獨享的，Exclusive)
該緩存行只被緩存在該CPU緩存中，並且與主存數據一致，可以在任何時刻當有其他CPU讀取該內存時變成共享（shared）狀態，同樣的，當CPU修改該緩存內容時，該狀態可以變成M狀態。
- S(共享的，Shared)
該狀態意味着該緩存行可能被多個CPU緩存，並且各個緩存與主內存數據一致，當有一個CPU修改該緩存行時，其他CPU中該緩存行可以被作廢（變成無效狀態（Invalid））
- I(無效的，Invalid)
該緩存是無效的（可能有其他CPU修改了 該緩存行）。
在一個典型系統中，可能會有幾個緩存共享主存總線，每個相應的CPU會發出讀寫請求，而緩存的目的就是減少CPU讀寫共享主存的次數。
一個緩存除在I狀態外都可以滿足cpu的讀請求，一個invalid的緩存行必須從主存中讀取來滿足該CPU的請求。
一個寫請求必須是在M或E狀態才能被執行，如果緩存行處於S狀態，必須先將其它緩存中該緩存行變成Invalid狀態（也即是不允許不同CPU同時修改同一緩存行，即使該緩存行中不同位置也不允許）。
一個處於M狀態的緩存行必須時刻監控所有試圖讀取該緩存行相對主內存的操作，這種操作必須在緩存將該緩存行寫回主內存並將狀態變成S之前被延遲執行。
一個處於S狀態的緩存行也必須時刻監聽其他緩存行使該緩存行無效或者獨享緩存行的請求，並將該緩存行變成無效。
一個處於E狀態的緩存行也時刻監聽其他緩存讀主存中該緩存行的操作，一旦有這種操作，該緩存行需要變成S狀態。
對於M和E狀態而言總是精確的，他們在和該緩存行的真正狀態是一致的。而s狀態可能是非一致的，如果一個緩存將處於S狀態的緩存行作廢，而另一個緩存實際可能已經獨享了該緩存，但是該緩存卻不會將該緩存行升遷爲E狀態，這是因爲其他緩存不會廣播他們作廢掉該緩存行的通知。
同樣由於緩存並沒有保存該緩存行的copy的數量，因此（即使有這種通知）也沒有辦法確定自己是否已經獨享了該緩存行。
CPU亂序執行
處理器爲提高運算速度而做出的違背代碼原有順序的優化。
例如：a=10,b=20,result=a+b,正常順序先執行a,再執行b,最後執行a+b，但假如a不在緩存中，b在緩存中，因爲a不在緩存中，需要從主內存讀取，這樣b=20的操作就需要等待a執行完，CPU爲了提高效率，先執行b=20,再執行a=10,最後執行a+b,提高執行效率。
內存屏障
CPU亂序執行在單線程環境下是一種很好的優化手段，但是在多線程環境下，就會出現數據不一致的問題，因此就可以通過內存屏障這個機制來處理這個問題。
1.寫內存屏障(Store Memory Barrier)：在指令後插入Store Barrier，能讓寫入緩存中最新數據更新寫入主內存中，讓其他線程可見。強制寫入主內存，這種顯示調用，不會讓CPU去進行指令重排序
2.讀內存屏障(Load Memory Barrier)：在指令後插入Load Barrier，可以讓高速緩存中的數據失效，強制重新從主內存中加載數據。也是不會讓CPU去進行指令重排。