DDR2 SDRAM指令
（1）所有DDR2 SDRAM指令均是在CKE爲上升沿的時候，由CS#,RAS#,CAS#,WE#的狀態定義的。DDR2 SDRAM指令的真值表如下：
（2）在同一塊bank中的狀態轉換如下表：（此時CKE一直保持高電平）
a,現在狀態的定義：Ilde：bank完成了precharge且tRP被滿足。
Row Active：在該bank裏面的這一行已經被激活，且tRCD被滿足。在進程中沒有數據或寄存器存取。
Read：READ的觸發已經完成初始化，且auto precharge無效。
Write：WRITE的觸發已經完成初始化，且auto precharge無效。
b,狀態轉換：
Precharge：開始於執行PRECHARGE指令，結束於tRP被滿足。一旦tRP被滿足了，該bank跳轉到 idle 狀態。
Row Activating：開始於執行ACTIVE指令，結束於tRCD被滿足。一旦tRCD被滿足了，該bank跳轉到row active狀態。
Read with Auto Precharge Enabled：開始於執行READ指令且auto precharge有效，結束於tRP被滿足。一旦tRP被滿足了，該bank跳轉到 idle 狀態。
Write with Auto Precharge Enabled：開始於執行WRITE指令且auto precharge有效，結束於tRP被滿足。一旦tRP被滿足了，該bank跳轉到 idle 狀態。
Refreshing：開始於執行LOAD MODE指令，結束於tRFC被滿足，一旦tRFC被滿足，DDR2 SDRAM的所有bank均跳轉到idle 狀態。
Accessing Mode Register：開始於執行LOAD MODE指令，結束於tMRD被滿足，一旦tMRD被滿足，DDR2 SDRAM的所有bank均跳轉到idle 狀態。
Precharging All：開始於執行PRECHARGE ALL指令，結束於tRP被滿足。一旦tRP被滿足了，所有bank跳轉到 idle 狀態。
c,WRITE命令在完成READ觸發之後執行。
（3）在不同bank之間的狀態轉換如下表：（此時CKE一直保持高電平）
3a：在read with auto precharge 有效或 write with auto precharge 有效的狀態下，在兩個時期可能被中斷：一是存取期間，一是預存取期間。對於read with auto precharge，預存取期間定義爲如果在auto precharge失效的情況下相同的觸發被執行，此後最早的可執行的PRECHARGE指令到所有數據存取的期間。對於write with auto precharge，預存取期間定義爲開始於tWR結束，且tWR檢測到auto precharge失效。存取期間開始於寄存器的指令，結束於tRP開始。
芯片支持同時發生的auto precharge，例如當read with auto precharge有效或者write with auto precharge 有效的時候，對於別的bank的其他命令是允許的，只要該命令不會中斷當前進程裏面已經被傳送的read或write的數據。
在當read with auto precharge有效或者write with auto precharge 有效的時候，對於別的bank的其他命令的最小延時時間的算法如下表（其中CL=CAS Latency；BL=burst length；WL=WRITE Latnecy）：
AVTIVE 指令用來激活在特定bank裏面的一行，爲了接下來的存取。變量BA1,BA0用來選擇bank，A0-A12用來選擇在bank裏面的行。這一行一直保持激活的狀態一直到PRECHARGE指令在該bank被執行。PRECHARGE指令必須在相同的bank裏面激活一個不同的行之後執行。開啓AVTIVE 指令的時鐘和使能信號如下圖所示：
在這一行被AVTIVE 指令激活之後，該行才能進行READ和WRITE指令操作，在AVTIVE 指令和READ和WRITE指令之間必須滿足tRCD。之後再對該bank的另外一行執行AVTIVE 指令，必須先關閉先前被激活的行。對相同的bank執行連續AVTIVE 指令之間的最小時間間隔由tRC決定。當上一個AVTIVE 指令的數據正在被存取的時候對不同的bank執行隨後的AVTIVE 指令會導致一部分數據減少。對不同的bank執行連續AVTIVE 指令之間的最小時間間隔由tRRD決定。
下圖所示的是滿足了tRRD(min)和tRCD(min)下的指令執行情況：