FPGA芯片在正常工作的時候需要系統提供三套供電機制——外部端口供電機制、內部邏輯供電機制和專有電路供電機制。
一、外部端口供電
1、意義
FPGA芯片通過IO資源接收外界相關電平信號或者按要求發送相關電平信號來與外界電路通信，而保證正確通信的前提就是FPGA芯片的IO端口應該具有和外界電路相統一的電平標準。這就是外部端口供電機制的作用。
一般來說，在接口資源中命名類似VCCIO的管腳即爲用戶IO資源的供電管腳。
2、常見接口電平
TTL電平標準與低壓TTL電平標準
- TTL
工作於TTL接口標準下的數字電路，其內部有源器件的標準電源供給應爲5V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求爲大於等於2.4V，狀態0的電壓要求爲小於等於0.5V；
對於輸入端，狀態1的判定要求爲大於等於2.0V，狀態0的判定要求爲小於等於0.8V；
- 低壓TTL電平標準-LVTTL3V3 （標準電源供給爲3.3V）
對於輸出端，狀態1的電壓要求爲大於等於2.4V，狀態0的電壓要求爲小於等於0.4V；
對於輸入端，狀態1的判定要求爲大於等於2.0V，狀態0的判定要求爲小於等於0.8V；
- 低壓TTL電平標準-LVTTL2V5（標準電源供給爲2.5V）
對於輸出端，狀態1的電壓要求爲大於等於2.0V，狀態0的電壓要求爲小於等於0.2V；
對於輸入端，狀態1的判定要求爲大於等於1.7V，狀態0的判定要求爲小於等於0.7V。
CMOS電平標準與低壓CMOS電平標準
- CMOS
工作於CMOS接口標準下的數字電路，其內部有源器件的標準電源供給爲5V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求爲大於等於4.45V，狀態0的電壓要求爲小於等於0.5V；
對於輸入端，狀態1的判定要求爲大於等於3.5V，狀態0的判定要求爲小於等於1.5V。
- 低壓CMOS電平標準-LVCOMS3V3（標準電源供給爲3.3V）
對於輸出端，狀態1的電壓要求爲大於等於3.2V，狀態0的電壓要求爲小於等於0.4V；
對於輸入端，狀態1的判定要求爲大於等於2.0V，狀態0的判定要求爲小於等於0.7V。
對於輸出端，狀態1的電壓要求爲大於等於2.0V，狀態0的電壓要求爲小於等於0.4V；
對於輸入端，狀態1的判定要求爲大於等於1.7V，狀態0的判定要求爲小於等於0.7V。
更多接口電壓標準內容，詳見數字系統中接口電平標準彙總
3、IO Bank
FPGA芯片集成度很高，一片FPGA芯片上具有大量IO資源。如果所有IO資源支持同一種電平標準顯然是不合理的，因爲外部設備的電平標準是各種何樣的。
因此，FPGA會根據位置關係，將IO資源劃分成若干的IO Bank，而每一個IO Bank具有單獨的VCCIO接口資源，從而使得一片FPGA芯片的IO資源可以支持多種接口電平通信。（各自工作，互不影響）
二、內部邏輯供電
一般來說，在接口資源中命名類似VCCINT的管腳即爲內部邏輯供電的管腳。
一片FPGA芯片可以支持多種VCCINT電平標準，但是每次工作的時候，只能選定其中的一種爲內部邏輯進行供電。
原因：
1、FPGA芯片內部供電與外部端口供電有差異：外部端口通信看重電壓的變化，而對電流要求較低；而內部邏輯一般具有低電壓高電流的特性；
2、端口因要滿足衆多接口標準，因而具有多種供電電平；而內部邏輯與不受接口電平標準影響，外部不同電平標準經IO後均轉換爲統一的高低電平；
三、專有電路供電
顧名思義，FPGA中有些資源對電源的要求是比較特殊的，需要專門的供電電路供電驅動；
四、參考文獻
https://baike.baidu.com/item/TTL%E7%94%B5%E5%B9%B3/5904345?fr=aladdin