無毛刺的時鐘切換電路

無毛刺的時鐘切換設計電路

引言

在芯片的設計裏面，常常會用到不同時鐘，而如果只是簡單通過mux來進行時鐘切換很容易給電路帶來毛刺，或者不穩定的脈衝造成電路的亞穩態。如下圖所示的就是簡單通過mux來進行時鐘的切換，clk_out1 = clk_sel ？ clk_a ：clk_b； 電路存在了隨時鐘頻率變換的不確定脈衝。

爲此，本文提出了一種在切換時鐘時，clk_out時鐘輸出一直保持低電平，等切換完畢，電路穩定後，輸出想切換的時鐘，這樣子便不會給電路帶來毛刺，或者不穩定的脈衝造成電路的亞穩態問題。

電路的設計架構

電路的設計實現

電路的仿真驗證

由下面的仿真波形圖可以看得出，在切換時鐘時，clk_out1便存在不穩定的脈衝，而clk_out2時鐘輸出一直保持低電平，等切換完畢電路穩定後，輸出想切換的時鐘clk_a，這樣子在切換時鐘時，便不會給電路帶來毛刺，或者不穩定的脈衝造成電路的亞穩態問題。