原创 fpga non-project模式下使用
vivado支持腳本模式運行，tcl腳本運行模式更便於自己對vivado運行過程及後續優化有更大掌握，參考了hs的腳本，還是感嘆這麼小的公司流程做的確實不錯，和z，hw這些大公司都有一拼。 ug894：using tcl 腳本； ug
2020-07-03 10:49:41
1
原创 【SDK使用】sdk print方式
xilinx sdk自帶有很多打印函數（xil_printf, printf等），所有的打印函數其實都是調用outbyte函數（xil_printf.c）來打印信息，outbyte函數其實是調用了ps側的uart send byte函
2020-07-03 10:49:41
27
原创 【SDK驅動開發1】中斷的使用（以一個dma爲例）
sdk中hw和bsp建立好後，以一個跑freertos的hello world模塊開始開發，以下按照截止到20170922的經驗來記錄。 1.首先要安排好目錄結構 初步想的話，本次代碼大致可分爲：1）一些ps側低速接口（i2c，ua
2020-07-03 10:49:41
2
原创 ral2html-寄存器文檔工具
介紹一個比較有用的小工具: ral2html 【應用行業】 ASIC芯片開發、基於FPGA的產品開發等。 【功能】 自動生成CPU寄存器手冊文檔，文檔格式爲html，支持左側書籤。 工具可將CPU全部地址空間的模塊寄存器定
2020-07-03 10:49:41
18
原创 【VIVADO使用1】設計流程介紹（重點是project mode和non-project mode）
1.vivado介紹 vivado用於xilinx fpga的設計和驗證，VIVADO除了支持傳統的rtl to bitfile的設計流程（即輸入是rtl代碼，通過集成後，用vivado來產生bitfile），還支持了一種稱爲系統級集成
2020-07-03 10:49:41
142
原创 【verilog語法】modelsim編譯verilog代碼報Error:range must be bounded by constant expressions
寫了一段激勵代碼，用for循環，依次把一個寄存器的bit[32*(i+1) : 32*i]賦值給一個axi數據總線，代碼基本結構如下： integer i; initial begin for(i=0;i<=NUM;i=i+1
2020-07-03 10:49:41
33
原创 【git相關1】一些基本命令
1.git clone ssh://用戶名@ip地址:29418/fw clone後面的ssh地址一般如上圖所示； 2.git clone之後，可以查看當前git目錄的branch版本 git branch -a : 可以查看當前git
2020-07-03 10:49:41
原创 【git相關3】分支管理
1 查看遠程分支 [plain] view plain copy print? git branch -a </span></span></li><li class=""><
2020-07-03 10:49:41
原创 【git基礎】大白話解釋git和github
<h1>大白話解釋 Git 和 GitHub</h1> 本文旨在使用通俗易懂的文字，講解版本控制背後的理論，以便你能對程序員們如何工作有個全局概念。本文不涉及代碼，不用下載啥東西，循序漸進，不關注繁複細節，只有文字和一
2020-06-04 05:47:42
原创 娓娓道來c指針 (3)指針和數組
(3)指針和數組 在c中指針和數組似乎有着千絲萬縷的關係。其實它們不是一回事：指針是指針，數組是數組，兩者不相同。 說它們有關係，不過是因爲常見這樣的代碼： [cpp]
2020-06-04 05:47:42
原创 【git基礎】git簡易入門
value GitHub 簡易入門指南 GitHub 簡易入門指南 <!-- END .entry-meta --> <!-- BEGIN .entry --> <div class="entry">
2020-06-04 05:47:42
3
原创 【verilog語法】二維數組
verilog中二維數組使用有些限制，比如不能作爲module的輸入輸出port（如果確實有需要，只能用將等效爲展開的二維數組的一維數組來代替了），另外二維數據初始化時，目前看只能用讀入文件的方法，或者用generate的方法對二位數據
2020-02-23 07:08:56
18
原创 【modelsim使用 1】打開vcd文件
很多時候，需要把VCS仿真的波形導入到Modelsim中進行觀察，這個時候無法直接查看，因爲Modelsim只支持.wlf波形文件，所以需要做格式轉換。 VCS仿真後的波形可保存爲VCD（value change dump：值
2020-02-23 07:08:56
33
原创 how to share register and bit field definitions between a device driver and the FPGA it controls
https://stackoverflow.com/questions/1585751/how-to-share-register-and-bit-field-definitions-between-a-device-driver-and
2020-02-23 07:08:56
原创 待處理
1.工程中shuttermode切換，exp，again，dgain相關是否和手冊配置一樣。 2.git，gerrit，jekins，圖解git（marklodato.github.io），工具（explain git with d3）,
2020-02-23 07:08:56