原创 串列配置（Tandem）在Kintex-7互聯TRD中的實現
目錄 一、概要 二、FPGA配置 2.1 Tandem方法 2.2 Tandem PROM 2.3 Tandem PCIe 三、在K7中啓用Tandem 一、概要 PCI Express®規範要求PCIe®鏈路在電源穩定後120毫秒內做好
2020-07-06 11:08:34
18
原创 【Zynq UltraScale+ MPSoC解密學習2】Zynq UltraScale+的電源系統
目錄 一、電源優化方法 1.1 功能禁用 1.2 動態功耗管理 (Dynamic Power Management) 1.3 頻率縮放 1.4 時鐘門控 1.5 使用PL加速 二、四大功耗域及PMU 2.1 電池功耗域 2.2 低功耗域
2020-07-06 10:29:56
7
原创 【Zynq UltraScale+ MPSoC解密學習4】Zynq UltraScale+的APU
目錄 一、名詞介紹 1.1 APU 1.2 ARM內核 1.3 ARM架構 1.4 ARM架構和內核的對應關係 二、A53和A9的比較 2.1 ARM架構升級 2.2 數據處理性能升級 2.3 安全性能升級 一、名詞介紹 1.1 AP
2020-07-06 10:29:56
18
原创 華爲matebook13，win10+deepin15.11雙系統共用微軟藍牙鼠標
deepin操作系統確實很漂亮，不過安裝雙系統後同樣遇到了一些問題，比如我自己用的微軟藍牙鼠標就沒法在兩個操作系統共用，每次切換操作系統後藍牙鼠標都需要重新配對，特別麻煩。 在此硬件環境下，參考《 win10 ubuntu16 雙系統共用
2020-07-06 10:29:56
原创 【Zynq UltraScale+ MPSoC解密學習10】Zynq UltraScale+的PS互連
目錄 一、功能介紹 二、互連框圖 2.1 FPD Main Switch 2.2 Cache一致性互連 2.2.1 Full Coherency 2.2.2 I/O Coherency 2.2.3 ACP Coherency 2.3 互連
2020-07-06 10:29:56
56
原创 【Zynq UltraScale+ MPSoC解密學習5】Zynq UltraScale+的RPU
目錄 一、簡單介紹 二、Cortex-R5的結構（單核） 2.1 Data Processing Unit 2.2 Load/Store Unit 2.3 PreFetch Unit 2.4 L1 memory system 2.4.1
2020-07-06 10:29:56
83
原创 【Zynq UltraScale+ MPSoC解密學習9】Zynq UltraScale+的地址映射
目錄 一、基本介紹 1.1 全局地址映射 1.1.1 32bit（4GB）地址映射 1.1.2 36bit（64GB）地址映射 1.1.3 40bit（1TB）地址映射 1.1.4 系統地址映射互聯 二、系統地址寄存器概述 2.1 系統層
2020-07-06 10:29:56
10
原创 【Zynq UltraScale+ MPSoC解密學習7】Zynq UltraScale+的MPU
目錄 一、簡單介紹 1.1 概念 1.2 總覽 二、PMU功能 2.1 PMU處理器 2.2 PMU處理器接口 2.3 PMU時鐘 2.4 PMU復位 2.5 PMU RAM 2.6 PMU ROM 2.7 MBIST功能 2.8 Sca
2020-02-25 14:41:16
5
原创 【Zynq UltraScale+ MPSoC解密學習6】Zynq UltraScale+的GPU
Zynq UltraScale+使用的GPU爲Arm的Mali-400 MP2，因爲之前沒有GPU基礎，所以這塊看的比較慢，先暫時略過，佔個坑，後續再補充本文。 抱歉。
2020-02-25 14:41:16
3
原创 【Zynq UltraScale+ MPSoC解密學習3】Zynq UltraScale+的GTx
目錄 一、幾個基本概念 1.1 Serdes 1.2 GT 二、Zynq U+的High-Speed Serial I/O 2.1 PS-GTR 2.2 GTH/GTY 一、幾個基本概念 1.1 Serdes SERDES是英文SERi
2020-02-25 14:41:06
20
原创 【Zynq UltraScale+ MPSoC解密學習1】Zynq UltraScale+的基本介紹
目錄 前言 Zynq UltraScale+是啥？ 和Zynq-7000的比較 處理器 FPGA（PL） 其他（參考ug1085） Zynq U+的應用 前言 前言就是嘮嗑。 接觸Zynq已一年有餘，之前一直是在玩Zynq-7000，最近
2020-02-25 14:41:06
15
原创 【Zynq UltraScale+ MPSoC解密學習8】Zynq UltraScale+的RTC
目錄 一、介紹 二、功能描述 2.1 RTC操作 2.2 原理圖 2.3 接口和信號 2.4 秒計數器 三、時鐘校準 四、RTC寄存器 五、配置步驟 5.1 初始化RTC步驟 5.2 設置時間 一、介紹 實時時鐘(RTC)單元爲整
2020-02-25 14:41:06
4
原创 用ISE XPS玩一玩Zynq---用於PL側的和AXI_GP接口的DMA
前言寫這個文檔的目的有兩個：1、目前Zyqn7000系列開發大多數都是基於Xilinx的Vivado，網上很少有ISE相關的例子，個人費了不少時間才摸索出在ISE上Zyqn相關開發流程，希望記錄下來給有需求的童鞋參考；2、目前關於DMA的
2018-08-30 22:52:18
4
原创 ERROR: [Constraints 18-642]
https://china.xilinx.com/support/answers/62761.html AR# 62761 Vivado 2014.3 : ERROR: [Constraints 18-642] Placement is
2018-08-30 22:52:18
1
原创 ERROR [BD 41-237]
AR# 56610 Vivado IP Integrator - "ERROR [BD 41-237] Bus Interface property FREQ_HZ does not match between /mig_7series/
2018-08-30 22:52:18
21