台部落phflovelt

原创 FPGA SDRAM接口設計（一）初窺門徑

目錄 SDRAM基本介紹及實驗平臺： SDRAM簡介： SDRAM歷史：實驗的SDRAM介紹： SDRAM基本介紹及實驗平臺： SDRAM簡介：同步動態隨機存取內存（synchronous dynamic random-access

2020-06-23 10:48:49

原创 Modelsim仿真時自動優化出不來波形

在對Verilog代碼用Modelsim仿真時，Modelsim自動優化出不來波形如下仿真時信息： vsim work.SDRAM_interface_tb # vsim # Start time: 14:57:38 on Mar

2020-06-23 10:48:49

原创使用UltraEdit25.20.0.88進行Verilog語言編輯配置方式（詳細）

UltraEdit版本爲25.20.0.88，其他版本也適用。 1：下載Verilog的語法高亮文件。即可支持相應的語言編輯，關鍵字將用不同色彩標出。可以到官方網站去下載，包括上百種語法文件，我想應該都能滿足大家的需要吧！https:

2020-06-23 10:48:49

原创 FPGA verilog 三態門設計及在quartus編譯和Modelsim裏仿真問題

三態門介紹：三態門包括：輸入狀態、輸出狀態、高阻態。三態信號定義：inout 在FPGA設計中，經常會用到數據輸入與輸出，與外部芯片進行數據傳輸時，經常會用到三態門，比如我現在正學的SDRAM，爲了節約端口資源，通常會將一些數據端口即作

2020-06-23 10:48:49

原创 QuartusII 13.1 和 Modelsim添加外部編輯器GVIM、Notepad++、UltraEdit等

首先你的電腦上安裝了外部編輯器，例如GVIM、Notepad++或者UltraEdit等，知道安裝路徑。這裏我提供GVIM、Notepad++或者UltraEdit幾個我自己用的編輯器下載安裝鏈接：https://download.csd

2020-06-23 10:48:49

原创 FPGA Verilog分析與綜合時出錯：Error (10029): Constant driver at state_machine_pkt_top.v(144)

在對Verilog程序分析與綜合時，發生錯誤信息如下： Error (10028): Can't resolve multiple constant drivers for net "data_cnt[15]" at state_mach

2020-06-23 10:48:49

原创 VIM裏常用操作命令

1、複製 1）單行復制在命令模式下，將光標移動到將要複製的行處，按“yy”進行復制； 2）多行復制在命令模式下，將光標移動到將要複製的首行處，按“nyy”複製n行；其中n爲1、2、3…… 【yy】複製光標所在的那一行【nyy】複

2020-06-23 10:48:49

原创 FPGA 串口通信（補）——通用模塊

目錄 FPGA串口通信 1. 串口接收模塊 2. 串口發送模塊 FPGA串口通信前面寫的串口通信模塊，沒有通用性，這裏寫一個可以通用的串口模塊，但凡以後需要串口通信的，就可以直接拿過來用。 1. 串口接收模塊表：串口接收模塊接口列表

2020-06-16 07:19:44

原创基於FPGA的I2C通信（三）終

目錄四、EEPROM讀寫系統設計 1. 整體系統概述 2. fifo_ctrl（寫數據fifo控制模塊） 3. I2C_wr_ctrl（I2C寫控制模塊） 4. I2C_rd_ctrl（I2C讀控制模塊） 5. fifo_ctrl2（讀

2020-06-16 07:19:44

原创基於FPGA的I2C通信（一）

目錄一、I2C通信協議 1.I2C總線介紹 2.I2C總線特性 3.I2C總線協議 3.1 SDA和SCL信號 3.1 數據有效性 3.2 起始和終止位 3.3 傳輸1字節格式 3.4 應答(ACK)與非應答(NACK) 3.5 從設備

2020-06-07 12:51:31

原创基於FPGA的I2C通信（二）

目錄三、I2C協議的FPGA實現 1. I2C接口設計 2. 仿真驗證本專題EEPROM讀寫系統（在下一篇博客講解，包含本篇內容）整體功能實現的工程下載鏈接如下： https://download.csdn.net/downloa

2020-06-07 12:51:31

177

原创 FPGA SDRAM接口設計（一）初窺門徑

原创 Modelsim仿真時自動優化出不來波形

原创使用UltraEdit25.20.0.88進行Verilog語言編輯配置方式（詳細）

原创 FPGA verilog 三態門設計及在quartus編譯和Modelsim裏仿真問題

原创 QuartusII 13.1 和 Modelsim添加外部編輯器GVIM、Notepad++、UltraEdit等

原创 FPGA Verilog分析與綜合時出錯：Error (10029): Constant driver at state_machine_pkt_top.v(144)

原创 VIM裏常用操作命令

原创 FPGA 串口通信（補）——通用模塊

原创基於FPGA的I2C通信（三）終

原创基於FPGA的I2C通信（一）

原创基於FPGA的I2C通信（二）

原创 FPGA verilog 警告：復位中的陷阱

原创基於FPGA的數據採集系統（三）終

原创基於FPGA的數據採集系統（一）

原创基於FPGA的數據採集系統（二）