原创 串並聯RC電路的頻率響應
一、串聯RC電路 電容的阻抗爲1/jwc，可以簡單認爲y(t)對應I/jwc x(t)對應爲I*(R+1/jwc) H(jw)=(I/jwc)/(I*(R+1/jwc))=1/(1+jwRC) 二、並聯RC電路 可簡單認爲y(t
2020-06-21 08:18:06
原创 TLV1544驅動
TLV15444是十位，四通道ADC。使用SPI串行接口與控制器進行鏈接。芯片有一個器件選擇腳CS(低電平有效)，一個IO時鐘管腳，數據輸入管腳(DATA IN)，數據輸出管腳(DATA OUT)，組成外設接口與微控制器進行通信。
2020-06-21 08:18:05
原创 Moelsim中無法仿真的問題
Modelsim中沒有自動顯示出仿真波形 最近在使用quartus編寫verilog時發現編譯通過了並且無報錯的情況下，RTL仿真沒有自動顯示出波形。發現是testbench文件中文件名和module後的文件名不一致導致的，附上以
2020-06-21 08:18:05
33
原创 fft的FPGA實現
首先離散時間傅里葉變換的公式是 令Wn=e^(-j2pi/N)，則X[k]可以表示爲 按時間抽取基2的FFT算法的實現不多介紹，自己查資料。下面給出N=8點的示意圖 基於時間抽取的FFT算法和按頻率抽取的FFT算法的輸入數據
2020-06-21 08:17:55
22
原创 dds與fir低通濾波聯合仿真
一.DDS DDS的原理就是把正弦波數據存在rom裏，然後按照一定的速率輸出。比如設定rom的寬度爲8位，深度爲256。時鐘的採樣速率爲50M，則輸出的正弦波頻率爲： f_out=50M/256=195KHZ 實現調頻就可以從中抽
2020-06-21 08:17:55
原创 FPGA串口收發
基於FPGA串口發送與接收 RS232協議的時序圖如下 在這裏可以看到，以低電平爲開始的起始位，高電平爲截止位，中間傳輸八位的數據。 傳輸的速率分爲9600bps，19200bps與38400bps等，例如9600bps，系統時
2020-06-21 08:17:55