引言：伯克利大學於2014年發佈了開源指令集架構RISC-V，其目標是成爲指令集架構領域的Linux，應用覆蓋IoT（Internet of Things）設備、桌面計算機、高性能計算機等衆多領域［1］。RISC-V自發布以來受到多方關注和參與，圍繞RISC-V的生態環境逐漸完善，並涌現了衆多開源處理器及SoC（System on Chip）採用RISC-V架構，其中Rocket-Chip就是由伯克利大學發佈的基於RISC-V的可配置SoC，通過配置不同的參數可以得到不同性能、應用不同場合的SoC。RISC-V的迅速發展還激勵其設計人員成立了SiFive公司，專注於定製化SoC設計，其產品線包括如下：
（1）開源處理器核Coreplex IP系列
包括Coreplex U、Coreplex E兩個系列。其中Coreplex U系列目前有U5 Coreplex子系列，其是64位RISC-V架構處理器，支持多核、多級緩存、硬件支持的單精度與雙精度浮點運算；Coreplex E系列目前有E3 Coreplex子系列，其是32位的RISC-V架構處理器，依據應用環境可配置支持RV32E、乘法、除法、浮點運算等，目標是低功耗的嵌入式控制器。
（2）開源SoC Freedom系列
包括Freedom Unleashed、Freedom Everywhere兩個系列。其中Freedom Unleashed系列是基於U5 Coreplex的SoC，包括U500子系列，其外設控制器包括DDR3/DDR4 DRAM 控制器、PCIe 3.0控制器、1Gb Ethernet控制器、USB 3.0控制器等，支持Unix等多種操作系統；Freedom Everywhere系列是基於E3 Coreplex的SoC，包括E300子系列，其具有片上debug單元、平臺級中斷控制器等，支持FreeRTOS等多種操作系統。
（3）Freedom E310
Freedom E310是Freedom Everywhere的子系列E300的一個流片實例，目標應用場合是微控制器、IoT、可穿戴設備等，其處理器核是E3 Coreplex子系列的一個實例——E31，支持RV32IMAC指令集。其採用180nm工藝成功流片，主頻可以達到320MHz以上。
（4）開源開發板HiFive1
HiFive1是第一款採用Freedom E310作爲核心控制芯片的Arduino兼容開發板。作爲深度開源的代表，其微控制器對應的RTL代碼、電路圖設計文件、PCB設計文件等完全開源。
SiFive給出的Freedom E310的RTL代碼，目前僅支持Xilinx的Arty開發平臺，本文在簡單介紹Freedom E310的基礎上，給出了將其移植到Altera的DE2開發平臺的詳細步驟。
1 Freedom E310介紹
1.1 Freedom E310的結構設計
Freedom E310的結構設計如圖1所示。處於核心的是單發射、順序執行處理器E31，支持RV32IMAC指令集，具有16K的指令緩存，16K的數據SRAM。
圖1 Freedom E310的結構設計
Freedom E310有多個外設，通過TileLink互連總線將這多個外設連接到處理器。主要外設包括：
l AON（Always-on Domain）：AON的意思就是始終在線，不受處理器核心電源管理的影響，包括實時計數器、看門狗、復位與電源管理等子模塊。
l GPIO（General Purpose Input/Output）控制器：通用輸入輸出，每一個引腳都可以設置輸入或者輸出，並可以設置是否能夠引發中斷。Freedom E310的GPIO可以複用，複用爲UART、I2C、SPI、PWM等。
l PLIC（Platform-Level Interrupt Control）：平臺級中斷控制器，用於接受外部的中斷信號，然後按照優先級送給處理器，支持52個外部中斷源，7箇中斷優先級。
l Debug Unit：調試單元，支持外部調試器通過標準JTAG接口進行調試，支持2個硬件斷點、觀察點。
l QSPI（Quad-SPI）：QSPI flash控制器，用於訪問flash，可以支持eXecute-In-Place模式。
1.2 地址映射
Freedom E310的地址映射如表1所示。本文移植過程中使用到的主要有復位入口地址、ROM、GPIO。復位入口地址是Freedom E310啓動後首先執行的指令，一般是一條轉移指令。
1.3 Chisel語言
Freedom E310的大部分代碼是採用Chisel（Constructing Hardware in an Scala Embedded Language）編寫的，這也是伯克利大學設計的一種開源的硬件編程語言，是Scala語言的領域特定應用，可以充分利用Scala的優勢，將面向對象（object orientation）、函數式編程（functional programming）、類型參數化（parameterized types）、類型推斷（type inference）等概念引入硬件編程語言，從而提供更加強大的硬件開發能力［4］。Chisel除了開源之外，還有一個優勢就是使用Chisel編寫的硬件電路，可以通過編譯得到對應的Verilog設計，還可以得到對應的C++模擬器。本文在移植的過程中，由於Altera的QuartusII綜合工具不支持Chisel，所以需要首先得到Freedom E310對應的Verilog HDL代碼，然後纔可以綜合。
2 啓動過程分析及bootrom設計
Freedom E310是可配置的SoC，可配置ROM、OTP、QSPI，依據其配置情況，有不同的啓動過程，默認的啓動過程是，從ROM處（0x0000_1000）開始執行，ROM處一般存儲一條轉移指令，轉移到OTP，或者QSPI。Altera的DE2開發平臺沒有QSPI接口的flash，所以只能轉移到OTP，爲了進一步簡化移植驗證難度，本文並不使用OTP，而是在0x0000_1000處存儲了一條轉移指令，該轉移指令轉移到ROM中的另一處地址繼續執行。ROM中的代碼就是bootrom，其主要內容如下。
上述bootrom的代碼在啓動後轉移到標記1處，開始配置GPIO，使其GPIO0爲輸出口，然後通過該接口送出一個高電平，等待一段時間後，在送出一個低電平，循環執行該過程。如果GPIO0連接到LED，將會發現該LED不停的點亮、熄滅。
3 基於DE2的開源片上系統Freedom E310移植
3.1 實驗環境
本文的實驗平臺是Ubuntu14.04，在Github上clone下列項目的代碼：Rocket-chip、Freedom、Freedom-e-sdk。編譯Rocket_chip的代碼，得到對應的GCC工具。
3.2 編譯bootrom
3.3 生成Freedom E310對應的Verilog HDL文件
使用如下語句可以編譯得到Freedom E310對應的Verilog HDL文件。
make -f Makefile.e300artydevkit verilog
生成的Verilog HDL文件位於builds/e300artydevkit/路徑下，文件名是sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v，並且其ROM的內容就是bootrom.img的內容。
3.4 建立QuartusII工程
建立QuartusII工程，添加如下文件到該工程，其中system是頂層模塊。
freedom\fpga\e300artydevkit\src\system.v
freedom\sifive-blocks\vsrc\SRLatch.v
freedom\rocket-chip\vsrc\AsyncResetReg.v
freedom\rocket-chip\vsrc\DebugTransportModuleJtag.v
Freedom\builds\e300artydevkit\sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v
3.5 修改system.v
System是頂層模塊，其中例化了Freedom E310，但是system中使用了許多Xilinx平臺的IP，需要進行鍼對Altera平臺的修改。
3.5.1 修改mmcm
3.5.2 修改sys_reset
sys_reset模塊使用的是Xilinx的proc_sys_reset IP，其作用是生成復位信號，可以使用下列代碼代替。
3.5.3 修改IOBUF
system.v中使用了大量的Xilinx IOBUF原語，IOBUF是單端雙向緩衝器，由IBUF、OBUFT兩個基本組件組成，當I/O端口爲高阻時，其輸出端口O爲不定態，其輸入輸出真值表如表2所示。
依據上述真值表，假設有如下IOBUF例化。
依據上述方法替換system.v中所有的IOBUF例化。
3.6 引腳設定
參考bootrom的功能，本文使用到了復位、時鐘、GPIO0、SRST_N等幾個端口，其在DE2平臺的映射如圖3所示。
3.7 編譯下載
經過上述修改後，在QuartusII中編譯下載，保持SW0爲高電平輸入，SW1爲低電平輸出，就可以觀察到GLED0燈不停的點亮、熄滅。說明Freedom E310運行正常。資源佔用情況如圖4所示。
結語
Freedom E310是第一款基於RISC-V指令集架構的開源商業SoC，具有豐富的外設，滿足多種應用場景，並且具有可配置的特性，適合根據應用進行裁剪，本文給出了將Freedom E310移植到Altera DE2開發平臺的步驟，對於其他計劃使用Freedom E310的用戶具有一定的借鑑意義。
參考文獻
［1］Waterman， A. et al. The RISC-V Instruction Set Manual， Volume I： User-Level ISA， Version 2.1［S］， 2016
［2］SiFive， Inc. SiFive E3 Coreplex Series Manual， Version1.2［S］， 2016
［3］SiFive， Inc. SiFive FE310-G000 Manual， Version1.0.1［S］， 2016
［4］Chisel 2.2 Tutorial［EB/OL］。 https://chisel.eecs.berkeley.edu/2.2.0/chisel-tutorial. 2016-10