當今的高速網絡應用需要高帶寬和高密度存儲器解決方案。例如，標準的網絡線路卡需要用於各種操作的存儲器，包括信息包緩衝器、查找表和隊列管理等諸多功能。爲了確保存儲器帶寬不會成爲應用吞吐量的瓶頸，選擇正確的存儲器解決方案是至關重要的。本文將介紹適合於網絡應用的存儲器。具體來說，就是四倍數據速率靜態RAM(QDR SRAM)和低延遲動態RAM(RLDARM)，並就其最爲適合的應用進行了比較。
網絡SRAM的發展
標準的同步SRAM(最早的主流同步SRAM)是高速緩衝存儲器應用的理想選擇。然而，儘管其應用十分廣泛，但對於規定了一個平衡讀/寫模式的網絡應用而言，它們並不是合適之選。因爲寫操作後緊跟着的讀操作將導致在數據總線上出現爭用狀態。爲了解決總線爭用問題，人們開發了“無總線延遲”(NoBL)、也稱“零總線轉向”(ZBT)型SRAM。這些SRAM在外圍電路中包含了數據寄存器，用於實現流水線型的讀和寫操作，由此消除“等待”週期並實現峯值總線利用率。然而，隨着線路速率達到每秒幾十千兆位(Gbps)，與速度、帶寬和接口相關的各種瓶頸問題必須得到解決。許多不僅要求較高的工作速度、而且還需要對存儲器進行同時讀寫操作的應用已經涌現出來。雖然最初非常適合於網絡架構，但是，NoBL SRAM卻無法滿足其性能要求的不斷攀升。因此，人們開發出了最新一代的網絡存儲器——QDR/DDR系列SRAM，旨在滿足如今網絡應用的速度、密度和帶寬要求。
作爲最新一代的同步SRAM，QDR和QDR-II SRAM是由QDR協會(賽普拉斯、瑞薩、IDT、NEC和三星)的成員公司開發的。該網絡SRAM系列與雙倍數據速率(DDR)和DDR-II SRAM一起提供了面向所有網絡系統的完整存儲器解決方案。
QDR和QDR-II SRAM的速度高達300MHz以上，密度爲9Mb至72Mb(今後有望擴展至高達288Mb以上)。QDR和QDR-II SRAM具有用於讀和寫操作的單獨端口，因而消除了總線爭用。與其他的SRAM相比，這些端口上的雙倍數據速率接口基本上使每個引腳的帶寬增加了一倍。較之早期的同步SRAM，擁有單獨的輸入和輸出端口並在這些端口上設置DDR接口使得總帶寬增加了3倍。
DDR和DDR-II SRAM與QDR SRAM隸屬於相同的存儲器系列。它們與QDR和QDR-II SRAM很相似，主要的差異在於DDR和DDR-II SRAM不具備單獨的讀和寫端口。QDR SRAM能夠同時執行讀和寫操作，而DDR器件則只能分別(而不是在某一給定的時刻同時)執行讀和寫操作。
還有其他一些特點也使得QDR系列DRAM成爲高速網絡應用的理想選擇，包括輸出時鐘、可編程輸出阻抗以及回波時鐘等。
新來的競爭者RLDRAM
RLDRAM是專爲解決延遲問題而設計的，因而在低延遲、高帶寬SRAM市場上的普及率日益提高。低延遲DRAM(RLDRAM)是一種由美光和英飛凌公司開發的DRAM架構，它利用一種改進的架構和接口設計解決了tRC限制問題。
RLDRAM II器件採用了一種8排存儲器陣列架構。一直以來，DRAM採用的都是4排配置，但RLDRAM所採用的這種8排配置有助於實現其峯值帶寬，雖然是在特定的條件下。存儲體的增加使其可被存取的概率提高了，也就是說，其中一個存儲體或許已經處於預充電狀態了。這使得RLDRAM II中的可用存儲體命中概率有所提升。
而且，RLDRAM II還具有一個SRAM型接口，從而令其比其他DRAM更加適合於網絡應用。器件的尋址與SRAM相似——提供的地址不必非得像使用標準DRAM時那樣以行地址和列地址的形式給出。此外，RLDRAM II還具備雙倍數據速率接口，允許在時鐘脈衝的上升沿和下降沿上均傳送數據，從而使得帶寬比採用標準的單數據速率接口時增加了1倍。
RLDRAM II的其他特點包括：
1，與QDR/DDR系列SRAM相似，RLDRAM II架構也具有單獨I/O(SIO)和共用I/O(CIO)版本。SIO RLDRAM II架構允許像QDR那樣同時進行讀和寫操作，而CIO架構則與DDR SRAM相似。
2，雖然具有一種SRAM型尋址功能，但RLDRAM也可以採用傳統的DRAM多路複用尋址電路。該功能使得RLDRAM在尋址方面具有了與老式控制器設計的後向兼容性，並且減少了存儲控制器所使用的地址引腳的數量。
3，一個輸出信號用於指示在I/O線路上被讀出的數據。
4，RLDRAM II設計還採用了數據選通時鐘，即一對用於鎖存輸出數據的自由振盪時鐘(類似於QDR-II的回波時鐘)。在某種特定的存取或尋址模式下，RLDRAM II架構能夠實現100%的帶寬利用率。
QDR SRAM和RLDRAM的比較
在分析了兩種高速存儲器解決方案之間的架構差異之後，現在我們將根據它們在各種情況下的穩定性來對其加以比較。
應用的隨機性
儘管RLDRAM II能夠運用一種循環配置尋址方案和一種特定的存取順序來實現100%的帶寬利用率，但是，當進行隨機數據存取時，它就不那麼有效了。雖然RLDRAM II的架構特徵確保了tRC的縮短，但是，它們並沒有完全消除該延遲及其對帶寬的影響。
相比之下，QDR SRAM在存取操作之間不需要任何等待，因此不會受到應用隨機性的影響。它們可實現100%的帶寬利用率，而與存取順序或數據模式的隨機性無關。
初始延遲
與QDR SRAM相比，RLDRAM II的初始延遲要高得多。QDR和QDR-II SRAM的初始讀操作延遲分別僅爲1.0和1.5個時鐘週期；於是，在一個脈衝串期間，QDR SRAM中第一個數據段的出現要比在RLDRAM II中早得多。這使得QDR SRAM成爲低延遲應用的理想選擇。在RLDRAM II中，當接連出現短數據存取操作時，漫長的初始延遲將是一個問題。
密度和成本
在對存儲器選擇方案做出決定時，如果“密度”和“每位成本”是比“應用隨機性”和“連續峯值帶寬利用率”更加重要的考慮因素，則RLDRAM將能夠憑藉較小的1T存儲單元而提供一種切實可行的選擇方案。
總線利用率
在選擇正確的存儲器解決方案時，總線利用率是一個關鍵的因素。DDR SIO SRAM、QDR SRAM或RLDRAM II SIO將是更好的選擇。
另一方面，諸如DDR SRAM和RLDRAM II CIO等CIO器件將能更好地適合具有1:1的“長期”讀/寫比的應用。如果讀和寫操作發生在長序列中且不經常交替，則爲克服總線爭用而丟失的週期數量與用於讀和寫操作的週期數量相比非常之少，從而使得諸如DDR SRAM或RLDRAM II CIO等CIO器件成爲一種合適的選擇方案。在此類應用中，選擇SIO器件將導致I/O在相當大一部分週期裏被浪費。
第三種可能的情形是讀和寫操作同時出現。在這樣的系統中，採用諸如QDR SRAM和RLDRAM II SIO等SIO器件將是很理想的。
總之，在選擇正確的存儲器解決方案時(就I/O架構而言)，全面瞭解應用的總線利用率是至關重要的。
作者：Anuj Chakrapani, 賽普拉斯半導體存儲與成像部應用工程師