編譯過程：
compile design:
1.analysis and synthesis : 對設計文本進行分析綜合
2.place and route : 對設計進行佈局佈線
3.generate programming files : 生成彙編文件
4.timequest timing analysis : 進行時序分析
5.eda netlist writer : 生成下載到eda中的網表文件
6.program device : 下載網表文件到設備中
測試文件的添加：(事先已經寫好了tb文件在quartus中如何將其添加到工程中的方法）
assignments => setting => simulation => compile test bench => test bench name & test bench and simulatino files