第一次課測試題
- 創建項目文件,在主菜單上選擇(D)子菜單,項目文件擴展名 ?
A. File/New.sof
B. File/New Project Wizard.bdf
C. File/new.vwf
D. File/New Project Wizard.qpf- 本學期所用EDA實驗箱FPGA芯片型號爲(A)?
A. EP1C3T100C8
B. EP1C6T100C8
C. EP2C3T100C8
D. EP1C3T144C8- 電路如圖所示,測試輸出端LED[1]與輸入端key[1]邏輯關係,當KEY[1]輸入“1”時,則輸出端LED[1]燈會(B)?
A. 點亮
B. 熄滅
- 是(C)的邏輯表達式?
A. 與門
B. 或門
C. 非門
D. 與非門- 一個同學利用Quartus編譯一個try.qpf實驗項目,出現“Top_Level design entity ‘try’is undefined”錯誤信息,如何修改才能確保編譯成功(AC)?(多選題)
A. 點擊Set as Top-Level Entity菜單設置當前文件爲頂層文件
B. 把try.qpf 另存爲XXX.qpf
C. 把XXX.bdf另存爲try.bdf
D. 把XXX.bdf另存爲try.vwf
第二次課測試題
電路如圖所示,輸出信號LED[1]與輸入信號相比,延遲時間應爲(C)更合理?
A. 1ns
B. 9.5ms
C. 9.5ns
D. 9.5μs
二輸入與非門(NAND2模塊)的邏輯表達式是 (C)?
A.
B.
C.
D.一個同學利用Quartus編譯一個try.qpf實驗項目,實驗目的爲測試與門邏輯功能,編譯時出現“‘inst’ cannot be assigned more than one value”錯誤信息,如何修改才能確保編譯成功(C)?
A. 刪除一個輸入端子
B. 刪除輸出端子
C. 刪除圖中倆節點之間連線
D. 刪除所有輸入端子
本學期所用EDA實驗箱LED燈點亮,需給LED燈輸入 ______ 電平,而按下key鍵會產生 _____ 信號(D)?
A. 低電平 高電平
B. 高電平 高電平
C. 低電平 低電平
D. 高電平 低電平測試一個一位二進制全加器,兩個加數分別爲Ai=1和Bi=1,低位的進位爲Ci_1=1,則輸出本位和Si和進位Ci分別爲:(B)?
A. Si=1;Ci=0
B. Si=1;Ci=1
C. Si=0;Ci=1
D. Si=0;Ci=0
第三、四次課測試題
如圖1所示,圖中Lpm_mux0是 (D)?
A. 全加器
B. 譯碼器
C. 參數化編碼器
D. 參數化數據選擇器
如圖1所示,Lpm_mux0中控制端sel應爲(C) 時,輸出數據 result=data2 呢?
A. 0 0
B. 0 1
C. 1 0
D. 1 1如圖所示,74138譯碼模塊測試電路,當輸入端C B A輸入數據101時,輸出端低電平的輸出端口爲:(B) ?
A. Y4
B. Y5
C. Y7
D. Y6
小明同學利用Quartus編譯一個try.qpf實驗項目,實驗目的爲測試譯碼器邏輯功能,編譯時出現“Error: Illegal name “A” – pin name already exists”錯誤信息,如何修改才能確保編譯成功(D)?
A. 刪除一個輸入端子
B. 刪除輸出端子
C. 點擊Set as Top-Level Entity 菜單設置當前文件爲頂層文件
D. 自上而下看,將第二個數據輸入端命名A改成B,再編譯
在74138模塊中,輸入數據CBA爲(ABC) 時,輸出端Y3N=1?(多選題)
A. 000
B. 111
C. 110
D. 011
第五次課測試題
- QuartusⅡ軟件中,下列模塊中(D)是 D觸發器模塊?
A. not模塊
B. nand2模塊
C. TFF模塊
D. DFF模塊- 本課程中D觸發器輸出端狀態方程爲(B)?
A.
B.
C.
D.- 本學期實驗中有如圖1實驗電路,此電路調試通過併成功下載實驗箱後進行測試,如按鍵輸入:KEY[5]=1,KEY[1]=1,KEY[2]=1,KEY[3]按下再擡起,則輸出LED[1]燈(A)(A、亮;B、滅),表明D觸發器輸出Q的狀態記爲(A)(A、1;B、0)
- 小明同學爲省去建項目工程的麻煩,他直接打開現有文件中的try.qpf項目工程,又新建一個電路圖,將本次課的按鍵鎖存電路畫好後,保存電路爲key.bdf,儘管編譯成功,但下載實驗箱測試發現按鍵還是無法鎖存並且結果也不符合要調試電路結果,如何修改才能確保下載電路爲本次按鍵鎖存電路測試結果(A)?
A. 點擊Set as Top-Level Entity 菜單設置當前文件爲頂層文件
B. 把key.bdf文件拷貝到桌面
C. 把key.bdf另存爲key.bsf
D. 把key.bsf另存爲try.bdf- 在做D觸發器功能測試實驗時,設置PRN=1和CLRN=1, 並且輸出現態Qn=1,在輸入脈衝CLK作用下,則輸出次態Qn+1 = (AC)?(多選題)
A. 當D=1時,Qn+1 =1
B. 當D=0時,Qn+1 =1
C. 當D=0時,Qn+1 =0
D. 當D=1時,Qn+1 =0
第六次課測試題
- 本實驗測試74LS161模塊中,74161輸出端 對輸入時鐘CLK進行了(B)分頻?
A. 十分頻
B. 二分頻
C. 四分頻
D. 八分頻- 對於74160模塊,如果置數端DCBA已設爲0010,欲使輸出端QDQCQBQA輸出0010,首先芯片設置了ENT=1,ENP=1,然後設置(D)?
A. CLRN=1 LDN=1 CLK高電平
B. CLRN=1 LDN=0 CLK下降沿
C. CLRN=1 LDN=1 CLK上升沿
D. CLRN=1 LDN=0 CLK上升沿- 利用Quartus軟件主菜單___子菜單生成嵌入邏輯分析文件,其擴展名爲__(D) ?
A. New Project Wizard .stp
B. SignaltapⅡ Logic Analyzer File .sof
C. Schematic File .pqf
D. SignaltapⅡ Logic Analyzer File .stp- 小明同學利用Quartus編譯一個try.qpf實驗項目,主電路圖74160.bdf如下,但編譯時出現“Error: Can’t name logic function 74160 of instance “inst” – function has same name as current design file”錯誤,如何修改才能確保編譯成功(C)?
A. 點擊Set as Top-Level Entity 菜單設置當前文件爲頂層文件
B. 把74160.bdf另存爲try.bsf
C. 把74160.bdf另存爲try.bdf
D. 把74160.bdf另存爲74160.bsf
- 本學期實驗電路如下圖,電路中輸入端SYS_CLOCK分配管腳號pin-_ __, 74161模塊輸出端CLK/2信號頻率爲_____Hz? (10,50)
第七次課測試題
- 本學期使用EDA實驗板上數碼管爲共陽極數碼管,如果希望數碼管顯示爲數字6,應選擇的顯示譯碼模塊爲(B)?
A. Lpm_mux
B. 7447
C. 7448
D. 74138- 本次實驗設計的動態顯示電路,封裝模塊如下圖,如DATA5[3…0]輸入數據0101,則位碼爲____數碼管將顯示___(D) ?
A. DIG[5],6
B. SEG[5], 5
C. SEG[6], 6
D. DIG[5], 5
- 本學期使用EDA實驗箱上的數碼管爲共陽極數碼管,如果數碼管對應八段ABCDEFGH輸入值爲 00001100,則數碼管將顯示爲 (B)?
A. 1
B. 3
C. 4
D. 6
- 小明同學利用Quartus編譯一個try.qpf實驗項目,主電路圖try.bdf見下圖,但編譯時出現了下面四個錯誤:
Error: Node “BCD[1]” is missing source
Error: Node “BCD[2]” is missing source
Error: Node “BCD[3]” is missing source
Error: Node “BCD[0]” is missing source
如何修改電路才能確保編譯成功(BD) ? (多選題)
A. 點擊Set as Top-Level Entity 菜單修改,將當前原理圖文件設爲頂層文件
B. lpm_mux1輸出端所接總線命名BCD[3…0]
C. 74161輸出端所接總線命名BCD[3…0]
D. 7447模塊A、B、C、D輸入端數據線分別命名爲result[0]、result[1]、result[2]、result[3]。
- 下面是利用74160模塊設計電路的仿真波形圖,請問在第五個CP脈衝的作用下,輸出高電平狀態爲 (AB)?(多選題)
A. Q0
B. Q2
C. Q3
D. Q1
第八、九次課測試題
- 對於74160模塊如圖1,要實現計數功能,除了要將清零端和置數端分別輸入CLRN=1 和LDN=1後,模塊還需設置(B)?
A. ENT=1 ENP=1 CLK高電平
B. ENT=1 ENP=1 CLK上升沿
C. ENT=0 ENP=1 CLK上升沿
D. ENT=0 ENP=1 CLK下降沿
- 對於下面電路圖2,在CP脈衝連續作用下,輸出端Q4Q3Q2Q1不可能出現的狀態爲(C)?
A. 0100
B. 0000
C. 1010
D. 0110
- 小明同學利用Quartus編譯一個try.qpf實驗項目,主電路圖try.bdf如圖4所示,但編譯時出現“Error: Port “LDN” of type 74160 of instance “inst” is missing source signal和Error: Port “IN” of type NOT of instance “inst1” is missing source signal”兩個錯誤,如何修改才能確保編譯成功(D)?
A. 把74160的LDN端改接VCC
B. 將輸出端子Q[3…0]改成data[3…0]
C. 把74160的CLRN端改接GND
D. 把非門的輸入端改接Q[2]而輸出端改接LDN端
- 利用74160設計60進制計數器,輸出初始狀態00100001,下面設計電路調試不通,有多處設計錯誤,請更正(AD)?(多選題)
A. 把圖中非門輸入端改接成Q[7]
B. 把圖中非門輸入端改接成Q[3]
C. 把inst1模塊CLRN改接GND
D. 把inst模塊控制端ENP和ENT改接VCC