【Verilog_2】: 設計 n 位乘加器(先乘後加)

設計 n 位乘加器(先乘後加)

Design a n-bit multiplier (firstly multiply and then add)`

author : Mr.Mao
e-mail : [email protected]
module MAC_N
#(
	parameter N = 16
)
(
	input [N - 1: 0 ] A,
	input [N - 1: 0 ] B,
	input [N - 1: 0 ] C,
	output [2*N - 1 : 0] R
);
	
	assign R = A * B + C;

endmodule 
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章