一、時序介紹
二、
要保證正確地讀/寫，必須注意CPU時序與存儲器讀/寫週期的配合。一般存儲器芯片手冊都會給出芯片讀/寫週期的時序圖。
Intel 2114芯片的讀、寫週期時序如圖所示。
1、 讀週期
讀操作時，必須保證片選信號爲低電平，讀寫信號爲高電平。
tRC （讀週期時間）：指對芯片連續兩次讀操作之間的最小間隔時間。
tA (讀出時間)：從給出有效地址後，經過譯碼電路、驅動電路的延遲，到讀出所選單元內容，並經I/O電路延遲，直到數據在外部數據總線上穩定出現所需的時間。顯然，讀出時間小於讀週期時間。
tCO (片選到數據輸出穩定的時間)：數據能否送到外部數據總線上，不僅取決於地址，還取決於片選信號。因此，tCO是從有效到數據穩定出現在外部數據總線上的時間。
tCX（片選到數據輸出有效時間）：從片選有效到數據開始出現在數據總線上的間隔時間。
tOTD：片選無效後數據還需在數據總線上保持的時間。
tOHA：地址失效後，數據線上的有效數據維持時間，以保證所讀數據可靠。
2、寫週期
執行寫操作時，爲低電平，讀寫信號爲低電平。
tW（寫入時間）：爲保證數據可靠地寫入，與同時有效的時間必須大於或等於tW。
tAW（滯後時間）：地址有效後，必須經過tAW時間，WE/信號纔能有效（低），否則可能產生寫出錯。
tWR（寫恢復時間）：WE/無效後，經tWR時間後地址才能改變，否則也可能錯誤地寫入。
tDW：寫入數據必須在寫無效之前tDW時間就送到數據總線上。
tDH：WE/無效後，數據還要保持的時間。此刻地址線仍有效，tWR>tDH，以保證數據可靠寫入。
tWC（寫週期時間）：表示連續兩次寫操作之間的最小時間間隔。tWC = tAW + tW + tWR。
備註：
1、寫或讀訪問時序是存儲器片選信號的下降沿與上升沿之間的時間，這個時間可以由FSMC時序參數的函數計算得到：
寫/讀訪問時間= ((ADDSET + 1) + (DATAST + 1)) × HCLK
2、在寫操作中，DATAST用於衡量寫信號的下降沿與上升沿之間的時間參數：
寫使能信號從低變高的時間= tWP = DATAST × HCLK
爲了得到正確的FSMC時序配置，下列時序應予以考慮：
●最大的讀/寫訪問時間
●不同的FSMC內部延遲
●不同的存儲器內部延遲
因此得到：
((ADDSET + 1) + (DATAST + 1)) × HCLK = max (tWC, tRC)
DATAST × HCLK = tWP
DATAST必須滿足：
DATAST = (tAVQV + tsu(Data_NE) + tv(A_NE))/HCLK – ADDSET – 4