原创 GDSII format
GDSII format INDEX introduction bachus nauer forms GDSII BNF Record header Data types record types overview recor
2020-06-13 02:15:54
77
原创 OwlVision GDSII Viewer - GDSII Files
OwlVision GDSII Viewer - GDSII Files GDSII files Inverter XOR gate Example Layouts for Boolean Operations Im
2020-06-13 02:15:54
22
原创 Look Inside GDSII
Look Inside GDSII In an attempt to address that helpless feeling that comes when a GDSII file will sometimes not work,
2020-06-13 02:15:44
47
原创 ASIC開發流程介紹
1.使用語言：VHDL/verilog HDL 2.各階段典型軟件介紹： 輸入工具： Summit Summit 公司 仿真工具： VCS, VSS Synopsys 公司 綜合器： DesignCompile, BC Compile S
2020-06-13 02:15:44
50
原创 OASIS文件中的數據類型
Chapter 1 oasis文件簡介 oasis是用來表示光刻版圖的一種文件格式，上面記錄了光刻圖案。作爲gdsii文件的替代格式，和gdsii類似是一種流格式的文件。一般性的介紹可以google到。這裏就不再累述。 這篇文檔，是對參
2020-06-13 02:15:44
115
原创 IC知識大雜燴之什麼是sign-off
IC知識大雜燴之什麼是sign-off Signoff是IC設計中的一個重要的概念，他指的是成功完成IC設計的所有檢查的一個標誌。在ASCI設計中，有以下兩次sign-off。 1. 前仿真（功能仿真） 在設計的電路進入佈局佈線前應檢查其
2020-06-13 02:15:44
3199
原创 Gate level Simulation(門級仿真)
Gate level Simulation(門級仿真) 1 什麼是後仿真？ 後仿真也成爲時序仿真，門級仿真，在芯片佈局佈線後將時序文件SDF反標到網標文件上，針對帶有時序信息的網標仿真稱爲後仿真。 2 後仿真是用來幹嘛的？ 檢查電路中
2020-06-13 02:15:44
306
原创 OASIS Scan
轉存失敗重新上傳取消 Oas2Ascii is a light weight utility that reads an OASIS file sequentially and translates it's contents on
2020-06-13 02:15:44
22
原创 SpyGlass工具介紹
SpyGlass工具介紹 Spyglass工具有五大模塊： lint, CDC(多時鐘域檢查), LP（低功耗)，Constraint(約束)，DFT(可測試性)。 一，在RTL層面上預估芯片性能，從而引導設計人員開發出更加優化的RTL
2020-06-13 02:15:44
87
原创 讓你徹底理解：靜態時序分析
讓你徹底理解：靜態時序分析 估計面試的時候都會讓大家解釋一下建立時間和保持時間，幾乎所有人都能背出來。建立時間（setup time）：時鐘的有效沿到來之前數據必須提前穩定的時間。保持時間（hold time）：時鐘有效沿到來之後數據
2020-06-13 02:15:44
11
原创 電壓比較器,電壓比較器原理
電壓比較器,電壓比較器原理 電壓比較器的基本功能是能對兩個輸入電壓的大小進行比較，判斷出其中哪一個比較大。比較的結果用輸出電壓的高和低來表示。電壓比較器可以採用專用的集成比較器，也可以採用運算放大器組成。由集成運算放大器組成的比較器，其輸
2020-06-13 02:15:44
37
原创 Calma GDS II stream format (GDSII)
B.2 Calma GDS II stream format (GDSII) This description of GDS II format is taken from Appendix C of Computer Aids for
2020-06-13 02:15:44
44
原创 邏輯綜合工具DC及操作流程
1、邏輯綜合（Logic Synthesis） 將寄存器傳輸級（RTL，Register Transfer Level）的hdl代碼轉換爲與工藝相關的門級網表（Gate Level Netlist）的過程 DC中的八種設計實體 設計（
2020-06-13 02:15:44
原创 數字集成電路設計-7-一個簡單cpu的設計，實現，仿真與綜合
引言 經過對OpenRISC近一年的分析與研究，在此過程中我們瞭解了計算機體系結構設計相關的主要概念，重要的技術，和基本思想。我覺的，現在我們有必要練練手了。 本小節，我們將設計一個簡單的cpu，包括ISA的設計，模塊的劃分，RTL實現，
2020-05-03 21:44:37
1
原创 CPU的設計與實現(2)--邏輯電路設計
在上一篇博文CPU的設計與實現(1)--方案設計中，較爲詳細地講解了我將要設計實現的Gater8這個基於自制CPU的自制計算機的設計方案。 這是本系列第二篇博文，我將詳細分析具體設計完成的Gater8的數字邏輯電路。最初計劃本系列博文
2020-05-03 21:44:37
6