1.使用語言：VHDL/verilog HDL
2.各階段典型軟件介紹：
輸入工具： Summit Summit 公司
仿真工具： VCS, VSS Synopsys 公司
綜合器： DesignCompile, BC Compile Synopsys 公司
佈局佈線工具: Dracula, Diva Cadence 公司
靜態時序分析: Prime Time Synopsys 公司
測試： DFT Compile Synopsys 公司
3.流程
第一階段：項目策劃 形成項目任務書(項目進度，週期管理等)。
流程：【市場需求--調研--可行性研究--論證--決策--任務書】。
第二階段：總體設計
確定設計對象和目標，進一步明確芯片功能、內外部性能要求，參數指標,論證各種可行方案，選擇最佳方式，加工廠家，工藝水準。
流程：【需求分析--系統方案--系統設計--系統仿真】。
第三階段： 詳細設計和可測性設計
分功能確定各個模塊算法的實現結構，確定設計所需的資源按芯片的要求，速度，功耗，帶寬，增益，噪聲，負載能力，工作溫度等和時間，成本，效益要求選擇加工廠家，實現方式，（全定製，半定製，ASIC，FPGA等）；可測性設計與時序 分析可在詳細設計中一次綜合獲得，可測性設計常依據需要採用FullScan，PartScan等方式，可測性設計包括帶掃描鏈的邏輯單元，ATPG，以及邊界掃描電路BoundScan，測試Memory的BIST。
流程：【邏輯設計--子功能分解--詳細時序框圖--分塊邏輯仿真--電路設計(算法的行爲級，RTL級描述)--功能仿真--綜合(加時序約束和設計庫)--電路網表--網表仿真】。
第四階段：時序驗證與版圖設計
靜態時序分析從整個電路中提取出所有時序路徑，然後通過計算信號沿在路徑上的延遲傳播，找出違背時序約束的錯誤(主要是SetupTime 和 HoldTime),與激勵無關。在深亞微米工藝中，因爲電路連線延遲大於單元延遲，通常預佈局佈線反覆較多，要多次調整佈局方案，對佈局佈線有指導意義。
流程：【預佈局佈線(SDF文件)--網表仿真(帶延時文件)--靜態時序分析--佈局佈線--參數提取--SDF文件--後仿真--靜態時序分析--測試向量生成】
第五階段：加工與完備
流程：【工藝設計與生產--芯片測試--芯片應用】
典型的集成電路前端設計流程(入門級）
1. 設計輸入
1) 設計的行爲或結構描述。
2) 典型文本輸入工具有UltraEdit-32和Editplus.exe.。
3) 典型圖形化輸入工具-Mentor的Renoir。
4) 我認爲UltraEdit-32最佳。
2. 代碼調試
1) 對設計輸入的文件做代碼調試，語法檢查。
2) 典型工具爲Debussy。
3. 前仿真
1) 功能仿真
2) 驗證邏輯模型(沒有使用時間延遲)。
3) 典型工具有Mentor公司的ModelSim、Synopsys公司的VCS和VSS、Aldec公司的Active、Cadense公司的NC。
4) 我認爲做功能仿真Synopsys公司的VCS和VSS速度最快，並且調試器最好用，Mentor公司的ModelSim對於讀寫文件速度最快，波形窗口比較好用。
4. 綜合
1) 把設計翻譯成原始的目標工藝
2) 最優化
3) 合適的面積要求和性能要求
4) 典型工具有Mentor公司的LeonardoSpectrum、Synopsys公司的DC、Synplicity公司的Synplify。
5) 推薦初學者使用Mentor公司的LeonardoSpectrum，由於它在只作簡單約束綜合後的速度和麪積最優，如果你對綜合工具比較瞭解，可以使用Synplicity公司的Synplify。
5. 佈局和佈線
1) 映射設計到目標工藝裏指定位置
2) 指定的佈線資源應被使用
3) 由於PLD市場目前只剩下Altera，Xilinx，Lattice，Actel，QuickLogic，Atmel六家公司，其中前5家爲專業PLD公司，並且前3家幾乎佔有了90％的市場份額，而我們一般使用Altera，Xilinx公司的PLD居多，所以典型佈局和佈線的工具爲Altera公司的Quartus II和Maxplus II、Xilinx公司的ISE和Foudation。
4) Maxplus II和Foudation分別爲Altera公司和Xilinx公司的第一代產品，所以佈局佈線一般使用Quartus II和ISE。
6. 後仿真
1) 時序仿真
2) 驗證設計一旦編程或配置將能在目標工藝裏工作（使用時間延遲）。
3) 所用工具同前仿真所用軟件。
7. 時序分析
4) 一般藉助佈局佈線工具自帶的時序分析工具，也可以使用Synopsys公司的 PrimeTime軟件和Mentor Graphics公司的Tau timing analysis軟件。
8. 驗證合乎性能規範
1) 驗證合乎性能規範，如果不滿足，回到第一步。
9. 版圖設計
1) 驗證版版圖設計。
2) 在板編程和測試器件。
轉載自http://hi.baidu.com/wentao/blog/item/fd7fb1355b44928ba61e129b.html