IC知識大雜燴之什麼是sign-off
Signoff是IC設計中的一個重要的概念，他指的是成功完成IC設計的所有檢查的一個標誌。在ASCI設計中，有以下兩次sign-off。
1. 前仿真（功能仿真）
在設計的電路進入佈局佈線前應檢查其功能是否符合設計要求，這一仿真驗證稱之爲第一次sign-off。
2.後仿真（時序仿真）
設計經過佈局佈線之後，使用EDA工具進行寄生參數提取，形成精確的post-layout電路網表，對此網表做時序仿真，來檢查時序行爲是否符合要求，這一過程稱之爲第二次sign-off。之後就可以進入foundry流片生產了。
Sign-off分析做的是否完整和完備對IC產品的質量是至關重要的，若在這個階段查找到問題並加以修正要比在生產階段的花費要低廉很多，所以各個IC公司都非常重視這個過程，EDA廠商也都有自己完整的用來做sign-off的工具集。
比 較合適的方式是將sign-off分析集成到IC設計的流程中，與主體的設計工作形成一個迭代，以保證設計的質量。sign-off階段需要檢查的 check-list包含：時序、信號完整性、功耗、IR降、電遷移、寄生參數提取、DRC（設計規則檢查）、LVS（版圖與電路圖一致性檢查）、噪聲、 片上熱量分析等。這些項目的檢查分析，可以在一個集成的環境中完成，如Virtusos或Customer Designer。有些人把它稱爲in-house sign-off。