原创 （4）圖像的空域和頻域變換
（1）圖像在空間域上表現爲一個個的像素點，而這些像素點對應的也相當於離散的二維信號，所以要將空域轉化爲頻域，需要將離散的二維信號利用二維傅里葉變換轉化爲二維座標上的幅值變化。 （2）從一維到二維的轉化： 在一維上，離散的多
2020-06-17 11:49:58
1
原创 （6）Testbench仿真文件(計數器Counter爲例)
（1）=====創建文件 （2）=====編寫testbench文件======= 主文件 `timescale 1ns / 1ps //=====（2）計數器，循環移位，串並轉化======= m
2020-06-17 11:49:58
49
原创 （6）圖像的區域生長 --- region growing
在形態學濾波的基礎上，減少了噪聲點，但是仍然存在着一些檢測上的錯誤(顏色分割時候造成的)，所以要利用區域生長來判斷檢測是否準確。 區域生長關鍵點： 設置種子點(一般鼠標獲取)、判斷是否滿足生長
2020-06-17 11:49:58
原创 （7）字符串序列檢測(主代碼+testbench)
（1）主代碼 `timescale 1ns / 1ns //狀態機之序列檢測 welcom module FSM( Clk, //時鐘 Rst_n,
2020-06-17 10:49:53
2
原创 （14）產生頻率可變的正弦波 ——PS端控制頻率字 GPIO函數介紹 添加自己的函數
產生頻率可變的正弦波——PS控制頻率字 1.代碼 2.結果 3.步驟 4.函數介紹 5.分析與感想 6.添加自己的函數 一.代碼： #include "xparameters.h" #include "xgpio.h" #i
2020-06-17 10:49:53
4
原创 ******名詞解析******
PLL：分頻器，用於時鐘的分頻或者倍頻 MIG：memory interface generate（控制DDR的讀寫操作），動態內存的讀寫才需要這個控制器【XX_D_XX】 DMA：Direct Memory Access 內存直接讀取，
2020-06-17 10:49:53
原创 （13）創建 AXI IP核用於PS端的連接
（1）打開vivado軟件，選擇File -- IP -- 選擇location （2）Tools -- Create and Package New IP 創建新IP （3）按自己喜好更改 【名字、版本、描述、位置】
2020-06-17 10:49:53
原创 （5）圖像的腐蝕和膨脹--開閉運算(形態學濾波)
（1）腐蝕和膨脹：相對於灰度值而言的增加減少 腐蝕和膨脹的理解：選定模板後計算模板內的有效最小值，然後替換模板中心點，膨脹則選取最大值，所以腐蝕以後灰度值變低，有效的非空白圖像增加；而膨脹後灰度值變高，圖像的白色明亮部分變
2020-06-17 10:00:59
2
原创 （2）PYNQ資料分類
（1）開箱資源說明： http://bbs.elecfans.com/jishu_1716668_1_1.html http://bbs.elecfans.com/jishu_1710246_1_1.html （2）SD卡鏡像燒寫： 0
2020-06-17 10:00:59
6
原创 （3）邊緣檢測算法
======邊緣檢測算法：灰度值變化劇烈的地方，及圖像的高頻(變化快)部分， ======那麼邊緣檢測其實就相當於高頻濾波或者說圖像銳化後設置閾值進行取捨的結果 ======通常情況下微分運算是求變化率，也就加強了圖像的高頻部分 ====
2020-06-17 10:00:59
原创 （1）圖像平滑
圖像平滑 == 消除噪聲 == 模糊丟失細節 == 低通濾波：儘量不損害圖像的邊緣細節 抑制圖像高頻部分，增強低頻部分(噪聲一般分佈在高頻部分)，也就相當於低通濾波
2020-06-17 10:00:59
原创 （1）PYNQ Z2 實時記錄
（1）看文檔和查資料： 文檔從PYNQ_workshop裏面的00_introduction開始 文檔必備：英文文檔轉化爲中文文檔：https://www.pdf365.cn/ 中英互相對照看 用瀏覽器打開下載好的HTML文檔和之前的
2020-06-17 10:00:59
20
原创 （02）pynq 簡易圖像識別（2GraphicRecognition）
# numpy provides arrays and useful functions for working with them import numpy # scipy.special for the sigmoid functio
2020-06-17 10:00:58
6
原创 （9）vivado 的 IP 核使用
（1）創建自己的IP核 參考https://blog.csdn.net/FPGADesigner/article/details/75309278 以下依次爲步驟：
2020-06-17 10:00:58