6.2.1 測試向量
HDL還可以描述變化的測試信號，描述測試信號的變化和測試過程的模塊叫做測試平臺testbench，它可以對任何一個HDL模塊進行動態的全面的測試，通過對被測試模塊的輸出信號的測試，可以驗證邏輯系統的設計和結構，並對發現的問題及時的修改。
測試平臺是爲邏輯設計仿真而編寫的代碼，它能直接與邏輯設計接口，通過向邏輯設計施加激勵，檢測被測模塊的輸出信號，測試平臺通常使用VHDL，Verilog，C或者Open Vera編寫，同時還能調用外部的文件和C函數，測試平臺可以使用同邏輯設計不同的描述語言，仿真器通常提供支持不同描述語言的混合仿真功能。
硬件描述語言如Verilog和VHDL等，都提供了兩種基本的建模方式：行爲級和寄存器傳輸級。寄存器傳輸級是對硬件邏輯進行可綜合性的描述，使用的是HDL語言中可綜合的描述部分。寄存器傳輸級代碼可以由邏輯綜合工具直接轉換成門級電路，行爲級描述時對硬件邏輯更爲靈活和抽象的描述，描述的重點在於硬件邏輯的功能，通常不考慮時序問題。行爲級代碼通常不能被邏輯綜合工具轉換成門級電路。測試平臺以行爲級描述爲主，不使用寄存器傳輸級的描述形式。
測試平臺主要由兩個組件構成：激勵生成和響應檢測。DUT(Device Under Test)是待測的邏輯電路。通常，DUT是使用硬件邏輯描述語言HDL編寫的寄存器傳輸級電路。
激勵生成模塊的主要功能是根據DUT輸入接口的信號時序，對DUT產生信號激勵，將測試信號向量輸入到DUT中。響應檢測模塊根據DUT輸入接口的信號時序，響應DUT的輸入請求，並檢查輸出結果的正確性。建立測試平臺時，首先應針對DUT的功能定義測試向量；然後根據每一個測試向量的要求分別設計激勵生成和響應檢測模塊，要求激勵生成模塊能夠能在DUT的接口上產生該測試向量所需的信號激勵，響應檢測模塊能夠對DUT在這種信號激勵下的結果進行響應和檢測；最後將激勵生成模塊、DUT和響應檢測模塊相連，組成驗證環境，在仿真器上進行仿真，根據響應檢測模塊的檢測報告來判斷測試向量是否通過測試。