原创 DDR2 ip調試問題集合
一、 問題描述： ERROR:NgdBuild:455 - logical net 'clk400m_p' has multiple driver(s) ERROR:NgdBuild:455 - logical net 'clk400m_
2020-07-08 07:34:56
1
原创 xilinx fpga學習筆記4
十一、算術運算的實現 1、Verilog對符號和無符號運算的支持 沒有明確的表示規範，Verilog定義了下面的規則： （1）Port、w
2020-07-08 07:34:56
原创 三、PCI總線協議
PCI上的基本總線傳輸機制時突發成組傳輸。一個突發分組由一個地址期和一個（多個）數據期組成。PCI支持存儲器空間和I/O空間的突發傳輸。這裏的突發傳輸是指主橋（位於主處理及和PCI總線之間）可以將多個存儲器訪問在不產生副作用的前提下合併爲
2020-07-08 07:34:56
原创 ISE操作問題點集合
一、xilinx工具在邏輯綜合的過程中，將自己RTL代碼中的很多變量都優化掉了，使得調試的抓信號的過程很糾結。現在我就跟大家分享一下我的方法（ISE版本爲14.3）。 第一種方法：更改優化選項設置。 在ChipScope中添加一
2020-07-08 07:34:56
10
原创 STM32-GPIO詳解
一、GPIO簡介 GPIO是通用輸入輸出端口的簡稱，簡單來說就是STM32可控制的引腳，STM32芯片的GPIO引腳與外部設備連接起來，從而實現與外部通訊、控制以及數據採集的功能。STM32芯片的GPIO被分成很多組，每組有16
2020-07-08 07:34:56
38
原创 嵌入式硬件學習路線
先學習單片機，熟悉硬件，系統內部各個功能模塊的由來和基本原理，包括硬件原理，纔有助於後續的嵌入式開發！ 學習猶如一棵樹，先長根，然後主幹，最後枝葉！ 只有總體架構有了，以後再學習，就往樹上靠，這樣學的知識和自己的知識體系合爲一體
2020-07-08 07:34:56
2
原创 xilinx fpga學習筆記2
第二章：Xilinx FPGA的結構和分類 目前主流的FPGA都採用基於SRAM工藝的查找表結構，也有一些軍品和宇航級FPGA採用Flash或者熔絲與反熔絲工藝的查找表結構。 1、查找表的結構和功能 查找表（Look-Up-Table）簡
2020-07-08 07:34:56
原创 01單片機——基礎知識
一、單片機概述 1、什麼是單片機 單片機就是在一塊硅片上集成了微處理器（類比CPU）、存儲器（類比硬盤和內存）及各種輸入/輸出接口的芯片（類比鍵盤鼠標控制芯片），這樣一塊芯片就具有了計算機的屬性，因而被稱爲單片型微型計算機，
2020-07-08 07:34:56
原创 一、PCI總線信號定義
在一個PCI應用系統中，如果某設備取得了總線控制權，就稱其爲“主設備”；而被主設備選中以進行通信的設備稱爲“從設備”或“目標節點”。對於相應的接口信號線，通常分爲必備的和可選的兩大類。如果只作爲目標的設備，至少需要47條，若作爲主設備則需
2020-07-08 07:34:45
4
原创 二、PCI總線命令
1、總線命令 總線命令的作用是用來規定主、從設備之間的傳輸類型，它出現於地址期的C/BE[3..0]#線上。這裏的主設備是指通過仲裁而獲得總線控制權的設備；從設備是指在C/BE[3..0]#上出現命令的同時，被AD[31..0]線上的地址
2020-07-08 07:34:45
2
原创 xilinx fpga學習筆記5：Xst綜合屬性
第六章：設計綜合和行爲仿真 6.1 設計綜合 本節將詳細介紹設計綜合的概念，綜合屬性的設置，綜合過程的實現，並且通過查看原理圖符號更加直觀的建立HDL高級描述和FPGA底層源語之間的聯繫。 6.1.1 行爲綜合描述 在集成電
2018-09-01 22:06:28
36
原创 xilinx fpga 學習筆記6：行爲仿真
6.2.1 測試向量 HDL還可以描述變化的測試信號，描述測試信號的變化和測試過程的模塊叫做測試平臺testbench，它可以對任何一個HDL模塊進行動態的全面的測試，通過對被測試模塊的輸出信號的測試，可以驗證邏輯系統的設計和結構，並
2018-09-01 22:06:27
1
原创 xilinx fpga學習筆記3
第三章：HDL高級設計技術（1） 一、設計要點： （1）根據綜合工具設計FPGA：很多綜合工具都有特殊的算法，取決於不同的目標器件，執行不同的約束和編譯選項，在創建FPGA設計之前，設計者應該充分了解所用的綜合工具如何處理設計。 （2）根
2018-09-01 22:06:27
1
原创 xilinx fpga學習筆記1
第一章：xilinx fpga設計流程 下圖爲詳細的xilinx fpga軟件設計流程 一、設計輸入和綜合 1、輸入設計：通過文本編輯器（.v文件），或者核生成器、或者原理圖輸入一
2018-09-01 22:06:25
15
原创 xilinx fpga學習筆記7：時序約束原理
七、設計約束原理 設計約束文件直接影響設計性能和設計效率。xilinx的ISE軟件提供了實現不同類型約束的方法： 1、用戶約束文件（User Constraints File，UCF）是一個ASCII文件，該文件指明瞭用於邏
2018-09-01 22:06:17
45