dds設計報告
大馬猴
2019-3-31
版本目錄：
版本 ：V1.0 作者： 大馬猴
說明 ：初版 備註
一．dds設計需求
首先使用matalab生成可供ROM初始化的mif文件，能夠提供方波、鋸齒波、三角波、正弦波。通過四個不同的按鍵，可以實現切換波形的類型、增加波形的頻率、減小波形的頻率、增加振幅，四種功能。另外，每次按鍵按下，蜂鳴器響一聲進行響應。數碼管作爲顯示模塊，選擇的是6位七段共陽數碼管，最高位用1/2/3/4表示選擇的波形種類，次高位顯示0~7不同檔位的振幅大小，剩下四位作爲頻率大小顯示，單位是百赫茲。我們將每次加減的長度設置爲100HZ，初始頻率也是100HZ，低於此數值便不能進行減操作，上限爲1Mhz。特殊要求：當處於某一狀態時，此時切換信號輸入，要保持狀態的頻率等參數不變，當狀態循環一圈後，再次回到此狀態時，參數不復位，保持原來的參數。
二．頂層設計
三．架構圖
首先用IP核的鎖相環生成50Mhz的頻率，pll_locked作爲全局的內部復位信號。
這裏由於沒有用visio，可能有一點小瑕疵，在show模塊裏面還包括bin轉bcd模塊，轉成bcd後，再輸入數碼管模塊裏面進行顯示（代碼均在我主頁裏面）。大致的流程思想圖如上所述，用verilog搭建頂層，然後進行分層挨着進行描述就可以了。
仿真結果：
程序下載地址：https://download.csdn.net/download/weiyunguan8611/11072859