verilog 初學常見語法問題小記

 

assign 只能用於net （wire那一掛的）類型的賦值 後接‘=’號 不要用阻塞賦值‘<=’

任意變量 可以在多個always 或者各種塊中讀 但是隻能在唯一塊中寫 也就是說你要在一塊個裏面完成對一個變量的全部寫操作，說是爲了防止衝突，感覺是實現底層限制的那種感覺 

另外  always塊裏 只能對reg類型這一卦的數據賦值 否則會報錯 說是always裏只能操作reg類型變量