Zynq-7000 All Programmable SoC,是將ARM處理器的軟件可編程性和FPGA（靈活性、可擴展性）的硬件可編程性進行完美結合的全可編程片上系統。
1.SoC:
基於ASIC的SoC，一般用於大量製作，前期成本較高。
可編程片上系統(SOPC,System-on-Progammable-Chip)，可以使用FPGA來搭建一個處理器，但性能不會很高。
全可編程控制系統(APSoC,All-Proggrammable SoC)，採用ARM處理器，性能大大提高。
全可編程控制系統一般包括處理系統(Processing System)和可編程邏輯部件(Programmable Logic)。
2.ZYNQ包括兩大部分:PS和PL
PL部分：
FPGA的架構一般包括：可編程IO單元、可編程邏輯單元（不同廠商叫法不同）、底層嵌入功能單元、嵌入式塊RAM、佈線資源、硬核。
PL周圍一圈的Input/Output Blocks對應的是可編程IO單元，Configurable Logic Blocks對應可編程邏輯單元，Block RAM對應嵌入式塊RAM，DSP相當於底層嵌入功能單元，clock tiles(時鐘塊),XADC block、PCI Express block、GTX transceivers屬於硬核部分。
PS部分：
(1)Application Processing unit(APU)
內有兩個ARM處理器，是APU的核心，在ARM周圍有FPU(用於浮點單元運輸算)、NEON Engine(用於單指令，多數據處理)、MMU(用於物理地址到虛擬地址的映射)、32KB I-Cache(指令緩存)和D-Cache(數據緩存)的一級緩存、512KB L2 Cache&Controller（二級緩存，兩個處理器共用）、OCM(片上存儲器)、Snoop Controller，AWDT，Timer(一致性控制單元)、DMA(數據搬移)、GIC(中斷控制器)。
(2) APU之外部分:
Central interconnect(中央互聯)、PL to Memory interconnect(PL到存儲器互聯)、I/O接口(通過MIO與外界連接)、Memory Interfaces(動態和靜態存儲器接口)、Clock Generation(時鐘生成模塊)、Reset(復位模塊)。
3.PS與PL通過AXI interface連接：
EMIO(擴展MIO)、XADC(PL中的硬核)、DMA(PS到PL的直接訪問)、IRQ(中斷請求，從PL傳到PS)、Config AES/SHA(FPGA的配置接口)
general purpose interfaces分爲 M_AXI_GP[1:0]和 S_AXI_GP[1:0],M和S分別代表PS作爲主機和從機。
ACP interfaces實現PL到OCM的訪問，S_AXI_ACP[1:0]。
high performance interfaces(高性能接口，FIFOs實現數據緩衝),S_AXI_HP[3:0]。