(轉載來自：https://blog.csdn.net/Seaman_TY/article/details/93090532)
STM32的時鐘源
STM32F103有兩種主時鐘方案，一個是依靠內部RC振盪器的HSI（內部高速時鐘），另一個是HSE（外部高速時鐘）。
內部高速時鐘源（HSI）
看數據手冊，內部的HSI是由ST出廠時校準過的，但是精度並不高，在0到70℃下誤差範圍達到 -1.3%到2%，即便是在標準的25℃下，也有 -1.1%到1.8% 的誤差（如下圖）。
對於高波特率的異步串口通訊，或者需要高精度定時的場合（如：需要跑積分算法的時候），用HSI就有隱患，甚至根本達不到設計要求。
外部高速時鐘源（HSE）
爲了更高的時鐘精度，就要用HSE做主時鐘源，起碼做到30ppm還是很容易的。無源晶振相對便宜一些，要求不是非常高的話也足夠了。
對於外部無源晶振，需要做一些匹配工作。當然，直接baidu一個原理圖，啥也不想，直接照着抄也可以運行。但是這樣的設計，批量生產會不會出問題？某些特定環境下會不會崩潰？系統穩定性會不會很低？……都是未知數。這就是給自己的設計埋下隱患，說不定什麼時候就崩了。所以還是來看看怎麼匹配吧。
就以 STM32F103 和 晶技HC-49SMD 8M 20pF 20ppm 的匹配爲例
1. 負載電容匹配
負載電容就是下圖中的CL1、CL2，一般取CL1 = CL2，這兩個電容和晶體Q構成三點式電容振盪器。
那麼要把CL1、CL2跟誰匹配呢？其實就是跟晶振的參數：Load Capacitance匹配，簡稱CL，從晶振的數據手冊可以查到，見下圖：
我們選擇的是20pF系列的晶振，所以CL = 20pF
當然我們知道，在電路板走線上還有寄生電容，連接的芯片輸入端也有等效電容，這部分也要考慮進去。從ST手冊可以查到，STM32F103的晶振輸入電容是5pF，而PCB走線的寄生電容一般可以估值3pF到5pF。我們這裏就取Cs = 10pF。下面看公式：
由於我們取了CL1 = CL2，公式就可以變爲：CL1 = CL2 = 2 * （CL - Cs）
把Cs = 10pF，CL = 20pF帶入上面的公式，能求出：CL1 = CL2 = 20pF
因此CL1、CL2均取爲20pF。
2. 晶振跨導計算
爲了確保晶振能順利起振，並運行在穩定狀態，就得有足夠的增益來維持。一般要求就是，單片機的gm比晶振的gmcrit大5倍以上就可以。下面就求一下這個比值，看看是否大於5倍。
首先看STM32F103手冊，可以直接獲知：gm = 25mA/V
有了gm = 25mA/V，就要用它跟晶振的最小穩定跨導gmcrit相比較。gmcrit是要我們計算一下的：
這裏面的幾個未知參數的意義是：
ESR——晶振的等效串聯電阻，手冊裏查到
F——晶振的振盪頻率
C0——晶振的Shunt Capacitance(寄生電容)
CL——晶振的負載電容Load Capacitance
好，下面看晶振的手冊，找這幾個參數：
F = 8MHz，C0 = 7pF，CL = 20pF，ESR = 80Ω。參數Get√，計算：gmcrit = 4*80*(2Π*8*10^6)^2*(7*10^-12 + 20*10^-12)^2gmcrit = 0.1886
現在gm、gmcrit都有了，可以比一下了
比值 = gm/gmcrit = 25/0.1886 = 132
可見，這個比值是132，遠大於5倍的最低要求，所以我們選擇的晶振是合適的。如果算出來是不合適的，那就要選用更小ESR，更低CL的晶振。其實STM32對於高速晶振的要求不高，但是對於外部低速RTC晶振的要求高一些，選型時要多加留意。
3. 驅動電平DL（Drive Level）
驅動電平其實就是指晶振工作消耗的功率，如果這個功率過大，超過晶振承受能力，則晶振壽命將減少，容易過早失效。晶振的推薦功率，可以在上圖（晶振數據手冊）中找到，我們選擇的這個晶振的DL範圍是1到500uW，推薦是100uW。如果實際工作功率過大，就串聯一個Rext來限制功耗。實際功耗怎麼獲得？這個得自己用示波器測量，然後帶入ESR計算出來。
4. 反饋電阻Rf （Feedback Resistance）
把這個放最後，其實不是因爲他沒啥用，而是因爲ST已經把他集成到芯片裏面了，我們不用太多關心這個問題了。這個Rf的作用就是讓放大器Vin = Vout，來強制工作在放大區間
總結
以上寫的4項，對於STM32F103的高速外部晶振，其實主要考慮“1.負載電容計算”就可以了，這個是直接性影響最大的。
參考：ST應用手冊AN2867
轉載：CSDN:Seaman_TY