原创 elastic buffer
在高速、串行、源同步的數據傳輸協議中，用elasticbuffer實現本地時鐘和恢復時鐘之間的數據同步是比較常見的一種辦法。其關鍵在於利用elasticbuffer的low water mark和high watermark決定數據流
2020-06-13 21:39:20
27
原创 人生第一次之首都圖書館
研究生畢業六年了，一直沒去過圖書館。最近心血來潮，加上媳婦一直抱怨家中的書架快放不下我買的書了（實際上有些誇張，不過不誇張的一個事實是，家中的衣櫃已經放不下媳婦買的衣服了，哈哈）。 首都圖書館在華威橋南，從十號線終點站勁松下地鐵，再
2020-06-13 21:39:20
1
原创 half-node
half-node是對工藝的一種定義方法。和它相關的概念是parent node。 從字面上理解half-node，意思就是在兩個parent node的 中間位置。 parent node就是我們經常說的180nm、130nm、90
2020-06-13 21:39:20
13
原创 PIN/PAD Design in SoC - 0 （待續）
估計會有一段時間不做SoCIntegration方面的工作了，所以花時間總結了一下之前關於芯片的IO設計的一些經驗，主要是方便自己將來重新拾起，同時也希望能和大家分享、討論和學習。內容很簡略，基本都是一句話。 先囉嗦一下這項工作的責任，曾
2020-06-13 21:39:20
22
原创 Distributed Multi-Scenario Analysis (DMSA)
The greaterdesign functionality and complexity afforded by today’s smallergeometries combined with accompanying physic
2020-06-13 21:39:20
10
原创 原來如此，2010的第一場雪@北京，…
上篇說了堆雪人比較難的事情，還以爲是自己技術比較差，後來看了一篇文章，才明白原來跟雪的類型也是有關係的，哈哈，可以自我安慰一番了。 http://www.weather.com.cn/static/html/article/20100
2020-06-13 21:39:20
1
原创 工程表格中避免首字母大寫的設置
最近要做一個新項目，先研究了一個類似的老項目。這個老項目的文檔非常簡略，僅有的內容也非常不規範。 例如，在模塊的文檔中一般都會有一個端口列表，在文檔中用一個表格實現。但是office系列軟件默認的設置都是自動把首字母變大寫，這與ve
2020-06-13 21:39:20
1
原创 一種調試PrimeTime中tcl腳本的辦法
最近項目告一段落，空閒閱讀PT的手冊，嘗試了一下文檔中提到的調試tcl的軟件TclPro。 雖然屬於遠程調試，但也支持本地調試，且不限於PrimeTime，任何tcl腳本運行的環境都可以。 下面是簡單的步驟介紹，感興趣的同學可以試一
2020-02-21 05:58:17
1
原创 PIN/PAD Design in SoC - 3 （待續）
3.IO Controller 這部分不復雜，只是繁瑣，實現的時候別漏了什麼就好。 3.1 IO Multiplexing IO複用主要含有正常功能複用和測試模式複用兩大類。功能複用可以分爲靜態複用和動態複用。 靜態複用顧名思義，是在一個
2020-02-21 05:58:17
原创 PIN/PAD Design in SoC - 2 （待續）
2.IO類型選擇 主要考慮四個方面，首先當然是繼承上顆優秀芯片的選擇，畢竟是經過量產保證的。由於人員流動，很多技術方面的考慮不一定能夠完整繼承下來。能弄清楚的錯誤當然可以改過來，很多貌似不合理的選擇有時候隱藏着很偏僻的考慮，一不小心就在某
2020-02-21 05:58:17
原创 Low Power Design Framework
有人說基於65nm或更先進的工藝的設計，面積和頻率不再是瓶頸，反而功耗會成爲新的瓶頸。 不懂，如果設計時不注意，導致了更多的門、更高的頻率，功耗怎麼能夠達到要求呢? 一個門不僅僅佔用了硅片的面積，而且還帶來了相應的功耗，因此更簡化的設
2020-02-21 05:58:17
1
原创 使用screen之二
很早以前寫過一篇關於screen的帖子，最近又研究了一下，感覺還是挺好用的。 發幾個鏈接在這裏，記錄並推薦給朋友們。 http://www.ibm.com/developerworks/cn/linux/l-cn-screen/
2020-02-21 05:58:17
原创 PIN/PAD Design in SoC - 1 （待續）
1.確定pad opening的尺寸 一般前端工程師不需要關心這個，不過有時候由於總總原因，比如測試、封裝、面積成本等原因也不得不考慮一下。 主要考慮兩個方面來確定opening的尺寸，一是做wafer probetest時需要接觸探針的
2020-02-21 05:58:17
原创 異步FIFO的低水線判定
最近做一個模塊，需要用異步FIFO把鏈路層發來的局部不定時突發數據重建成連續穩定輸出的視頻流。 輸出要達到連續穩定的話，開始輸出之前，需要在FIFO裏攢夠一定數量的數據，即FIFO的低水線，用於防止underflow。對應的還有高
2020-02-21 05:58:17
1
原创 用DC綜合異步電路zz
http://benjaminweber-space.spaces.live.com/Blog/cns!902D90E6B6C36ACF!1177.entry用DC綜合異步電路 一般來說是不能用同步電路的綜合工具來綜合異步電路。同步電路
2020-02-21 05:58:17
1